JP3596145B2 - 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 - Google Patents
半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 Download PDFInfo
- Publication number
- JP3596145B2 JP3596145B2 JP04581296A JP4581296A JP3596145B2 JP 3596145 B2 JP3596145 B2 JP 3596145B2 JP 04581296 A JP04581296 A JP 04581296A JP 4581296 A JP4581296 A JP 4581296A JP 3596145 B2 JP3596145 B2 JP 3596145B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor device
- exposure
- electron beam
- exposure apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子に係わり、特に複数の異なる露光方法を用いた製造方法とその露光装置本体およびこれを用いて製造した微細な半導体素子に関する。
【０００２】
【従来の技術】
半導体素子の製造方法において、従来は水銀ランプを光源とした光投影露光法が用いられてきた。この光投影露光法では、光の回折効果や近接効果のために用いるマスクパターンと実際の露光パターンの間には文献（ＳＰＩＥ ｖｏｌ．１４６３（１９９１）ｐ．６７８：エスピーアイイー 第１４６３巻 ６７８頁１９９１年発行）等に示す様にパターン変形が生じる。しかしながら、用いる露光方法が１種類の場合には、異なるパターン層においてもこのパターン変形は再現するので異なるパターン層間のパターン同士の重なりでの位置ずれの影響は、パターン設計の段階で予め考慮しておくので不都合は発生しない。
【０００３】
【発明が解決しようとする課題】
最近の半導体集積回路は微細化、高集積化が進んでおり、微細加工を実現するためのリソグラフィ技術も装置の高精度化が進められている。さらなる微細化、高精度化に伴い、従来用いられてきた水銀ランプを用いた光リソグラフィの他に、より短波長光源を用いたエキシマレーザリソグラフィや電子ビーム露光装置が開発されてきている。
【０００４】
異なる方式のこれらのリソグラフィ技術においては、それぞれ光源の波長や方式の違いから近接効果などの原因による設計パターンであるマスクパターンと実際の露光パターン間で生じるパターン変形の特性が異なる。特に、電子ビーム露光装置を用いる場合には、解像性が高いので０．１ オｍ程度まで設計パターンと露光レジストパターン間の差異は、ほとんど見られない。従って、半導体素子の製造において異なる露光方法を混在して使用すると、それぞれの方式によるパターン変形の特性が異なるためにそれぞれのパターン間で合わせ不良の原因となる。このために、解像性の良い一つのリソグラフィ方式で半導体素子を製造することが望ましい。しかし、光リソグラフィに対する電子ビーム露光装置の欠点の一つとして、スループットの低さが挙げられる。このために、光リソグラフィで解像できないパターン層に電子ビーム露光装置を適用し、その他のパターン層には従来の光露光法を適用する半導体素子の製造方法がスループットの点で最適である。このように、それぞれのリソグラフィ技術には、長所・短所があるので実際の半導体素子製造には、複数のリソグラフィ方式を用いる必要がでてくる。
【０００５】
本発明の目的は上記複数のリソグラフィ方式を用いる半導体素子製造においても露光パターン形状制御特性が一定した半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子を提供することにある。
【０００６】
【課題を解決するための手段】
本発明では、上記課題を解決するために光投影露光法で起こるマスクパターンと露光後のレジストパターン間のパターン変形と同じパターン変形を、電子ビーム露光装置のパターンデータ上でのパターン変更あるいは開口形状を変形させたアパーチャを用いて露光を行なうことで上記課題を解決できる。
【０００７】
【発明の実施の形態】
半導体素子の製造プロセスでは図１、２に示すように、複数層のパターンを重ね合いながら工程を進めて作製して行く。このうち図３に示すゲート配線層１５とコンタクトホール層１６を例に本発明の実施の形態を説明する。従来の製造プロセスでは、図２に示した全ての層を光投影露光法の１種類のみの露光法を用いている。光投影露光法では、図３に示したマスクパターンを試料上に投影した場合、光の回折および近接効果の影響で図４の様に矩形部に丸みが生じるパターン変形がある。しかしながら、後からパターン形成を行なうコンタクトホール層パターン１８においても同様のパターン変形があるので、コンタクトホールパターン１８の位置ずれが生じてもゲート配線層パターン１７に重ならないような裕度を取ることができる。これに対し、コンタクトホール層１６のパターン形成に電子ビーム露光法を適用すると、パターンデータであるマスクパターンに忠実にパターン解像するために図５に示すよ矩形のレジスト開口パターン２０が形成されてしまう。下地層のゲート配線パターン１９は光投影法で形成しているために、パターン変形が生じているために、コンタクトホール層パターン２０の位置ずれがある場合には矩形角部がゲート配線パターン１９に接触してしまうために完成時の半導体素子の駆動不良が生じる。そこで、電子ビーム露光法でホール層を形成する際に、予め矩形パターンを光投影露光法と同様のパターン変形するようにパターンデータを矩形から丸形に変換する方法あるいは、転写マスク内に設けた丸形開口アパーチャを用いて露光を行なうことにより、図４と同様の露光パターン１８を形成でき、上記課題を解決できる。以下に具体的な実施例を用いて詳細に説明する。
【０００８】
実施例１
以下、図を用いて実施例を詳述する。図１に最小加工寸法０．２μｍルールの半導体素子の製造プロセスフローを示す。主要なパターン層は、１０層有り、そのうち光投影露光装置で解像できない４層分に電子ビーム露光装置を用いている。従来の光投影露光装置のみを用いた同じ半導体素子の製造プロセスでは、最小加工寸法である０．２μｍのホールパターンが解像できないので、これらホールパターン層を０．３μｍ以上で設計しなくてはならない。このために、チップ寸法が２０％程度大きくなってしまう。これにたいし解像性の良い電子ビーム露光装置をこのホールパターン層に適用するとこの半導体素子の最小加工寸法である０．２μｍのホールパターンを解像することができるのでチップ寸法を小さくできる。反面電子ビーム露光装置のみで全層を露光するとゲート層パターンのような複雑なパターンではパターンデータ数が膨大な量となるためにスループットが低くなる欠点がある。このために、パターン層に応じて光投影露光法と電子ビーム露光法を使い分ける半導体素子の作製プロセスが有効である。しかしながら、電子ビーム露光法では、光投影露光法のマスクパターン１６をそのまま露光パターンデータとして用いると、図５に示した設計パターンに忠実な矩形パターンが露光されて図５のような矩形ホールパターン２０となってしまう。これは、電子ビーム露光法でのパターン変形の影響がこの寸法領域では、顕著に現われないためによる。従って、光投影露光装置でパターン形成したゲート配線層１９の上に、電子ビーム露光装置でホール層パターンを形成すると、二つのパターンの重なり合いに食い違いが発生した場合に、配線ショートが発生してしまう。そこで、本発明では、電子ビーム露光においても光投影露光法で発生するパターン変形と等価なパターン変形手段として図３に示すパターンデータを図７に示したパターン変形再現変換機能を用いて露光パターンを図６に示す様にもとの矩形開口１６を縮小した矩形パターン２１０としかつその周辺に補助矩形パターン２１１、２１２、２１３、２１４を付加することにより光投影露光とほぼ等価なパターン変形を再現できかつ０．２μｍのコンタクトホールパターン１８を形成することが可能となった。この結果、上記課題を解決することができ、光投影露光法のみを用いた半導体素子の製造法に比べチップ寸法を２０％低減化できた。
【０００９】
実施例２
図に従って説明する。上記実施例では、電子ビーム露光法においてパターンデータを光露光パターンに返還して露光を行なう。しかしながらこの方法では、矩形パターンデータを付加させるためにパターンデータ数が増大してしまい、電子ビーム露光時間がかかり、１時間当たり５枚以下の低いスループットしか得られない。そこで、スループットを改善しながら電子ビーム露光法におけるパターン変形を実施するためには、図８、１１に示す電子ビーム一括照射法を用い、図９、１０に示した電子ビーム露光装置の一括図形照射法の転写マスク２６、３６、３８、３９内に光投影露光装置で想定されるパターン変形を予め考慮して作製した変形パターン開口部４０１、４０２、４０３、４０４を用意しておき、偏向器２５を用いた電子ビーム偏向あるいはモータ４２を用いた機械的位置移動により所望の変形量を施してある開口部４０２に電子ビームを照射して電子ビーム成形を行なってウェーハ上に縮小投影することで、実施例２と同様にあたかも光投影露光装置で形成したかのようなパターンでかつ光投影露光装置では解像できない微細なコンタクトホールパターン１８の形成を行なうことが可能になる。ここで、変形開口部４０１、４０２、４０３、４０４は、それぞれ混用で用いる光投影露光法の種類に応じて用意した物で、変形開口部４０１はｇ線の光投影露光法用、変形開口部４０２はｉ線の光投影露光法用、変形開口部４０３はｉ線と位相シフトマスクを組み合わせた光投影露光法用、変形開口部４０４はＫｒＦエキシマレーザの光投影露光法用に用意した物で、開口部４０５は、全ての層を、電子ビーム露光法でパターン形成する場合に用意した物である。そこで、露光パターンデータ中にある下地層パターン露光を行った装置種を判別するパラメータに従い上記開口部から適切な開口部を選択して露光を行う。また、本手法では、元々の半導体素子のパターン設計の際に露光方法による解像限界やパターン変形の差を考慮せずに容易にパターン設計ができる。さらに、本手法では実施例２のように電子ビーム露光装置に特別なパターンデータ変換機能を付加させなくても、用いた光投影露光装置のパターン変形特性と上記一括図形照射法の変形パターン開口との対応をとるだけで、より簡便に実施できるものである。
【００１０】
【発明の効果】
以上説明したように異なる露光法に対しても同じようなパターン変形を再現させることによって複数の異なる露光法を混用させることができこのことで半導体素子のより高集積化および高精度な作製プロセスを可能とする。
【図面の簡単な説明】
【図１】半導体素子の作製フロー図。
【図２】半導体素子のプロセスフロー図。
【図３】ゲート配線層とコンタクトホール層のマスクパターン図。
【図４】ゲート配線層とコンタクトホール層の露光レジストパターン図。
【図５】ゲート配線層とコンタクトホール層の露光レジストパターン図。
【図６】ゲート配線層とコンタクトホール層の露光レジストパターン図。
【図７】本発明の電子ビーム露光装置図。
【図８】電子ビーム一括図形照射法の図。
【図９】電子ビーム一括図形照射法用転写マスク図。
【図１０】電子ビーム一括図形照射法用転写マスク図。
【図１１】本発明の電子ビーム露光装置図。
【符号の説明】
１…Ｐウェル層、２…Ｐ層、３…素子分離層、４…ゲート配線層、５…Ｐ高濃度拡散層、６…Ｎ高濃度拡散層、７…絶縁膜、８…レジスト、９…ホールパターン、１０…コンタクトホール、１１…配線層、１２…層間絶縁膜、１３…ホールパターン、１４…アルミ配線層、１５…ゲート配線パターン、１６…コンタクトホールパターン、１７、１９、２２…ゲート配線レジストパターン、１８、２０…コンタクトホールレジストパターン、２１０、２１１、２１２、２１３、２１４…コンタクトホール変形パターンデータ、２２、３３…電子銃、２３、３４…第１転写マスク、２４、２７、２８、２９、３１…レンズ、２６、３６、３８、３９…第２転写マスク、２５、３０…偏向器、３２…ウェーハ、３５…電子ビーム、３７…半導体素子パターン、４００…可変成形用矩形開口、４０１、４０２、４０３、４０４…変形パターン開口、４０５…矩形開口、４１、４２ …転写マスク移動モータ。
【発明の属する技術分野】
本発明は半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子に係わり、特に複数の異なる露光方法を用いた製造方法とその露光装置本体およびこれを用いて製造した微細な半導体素子に関する。
【０００２】
【従来の技術】
半導体素子の製造方法において、従来は水銀ランプを光源とした光投影露光法が用いられてきた。この光投影露光法では、光の回折効果や近接効果のために用いるマスクパターンと実際の露光パターンの間には文献（ＳＰＩＥ ｖｏｌ．１４６３（１９９１）ｐ．６７８：エスピーアイイー 第１４６３巻 ６７８頁１９９１年発行）等に示す様にパターン変形が生じる。しかしながら、用いる露光方法が１種類の場合には、異なるパターン層においてもこのパターン変形は再現するので異なるパターン層間のパターン同士の重なりでの位置ずれの影響は、パターン設計の段階で予め考慮しておくので不都合は発生しない。
【０００３】
【発明が解決しようとする課題】
最近の半導体集積回路は微細化、高集積化が進んでおり、微細加工を実現するためのリソグラフィ技術も装置の高精度化が進められている。さらなる微細化、高精度化に伴い、従来用いられてきた水銀ランプを用いた光リソグラフィの他に、より短波長光源を用いたエキシマレーザリソグラフィや電子ビーム露光装置が開発されてきている。
【０００４】
異なる方式のこれらのリソグラフィ技術においては、それぞれ光源の波長や方式の違いから近接効果などの原因による設計パターンであるマスクパターンと実際の露光パターン間で生じるパターン変形の特性が異なる。特に、電子ビーム露光装置を用いる場合には、解像性が高いので０．１ オｍ程度まで設計パターンと露光レジストパターン間の差異は、ほとんど見られない。従って、半導体素子の製造において異なる露光方法を混在して使用すると、それぞれの方式によるパターン変形の特性が異なるためにそれぞれのパターン間で合わせ不良の原因となる。このために、解像性の良い一つのリソグラフィ方式で半導体素子を製造することが望ましい。しかし、光リソグラフィに対する電子ビーム露光装置の欠点の一つとして、スループットの低さが挙げられる。このために、光リソグラフィで解像できないパターン層に電子ビーム露光装置を適用し、その他のパターン層には従来の光露光法を適用する半導体素子の製造方法がスループットの点で最適である。このように、それぞれのリソグラフィ技術には、長所・短所があるので実際の半導体素子製造には、複数のリソグラフィ方式を用いる必要がでてくる。
【０００５】
本発明の目的は上記複数のリソグラフィ方式を用いる半導体素子製造においても露光パターン形状制御特性が一定した半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子を提供することにある。
【０００６】
【課題を解決するための手段】
本発明では、上記課題を解決するために光投影露光法で起こるマスクパターンと露光後のレジストパターン間のパターン変形と同じパターン変形を、電子ビーム露光装置のパターンデータ上でのパターン変更あるいは開口形状を変形させたアパーチャを用いて露光を行なうことで上記課題を解決できる。
【０００７】
【発明の実施の形態】
半導体素子の製造プロセスでは図１、２に示すように、複数層のパターンを重ね合いながら工程を進めて作製して行く。このうち図３に示すゲート配線層１５とコンタクトホール層１６を例に本発明の実施の形態を説明する。従来の製造プロセスでは、図２に示した全ての層を光投影露光法の１種類のみの露光法を用いている。光投影露光法では、図３に示したマスクパターンを試料上に投影した場合、光の回折および近接効果の影響で図４の様に矩形部に丸みが生じるパターン変形がある。しかしながら、後からパターン形成を行なうコンタクトホール層パターン１８においても同様のパターン変形があるので、コンタクトホールパターン１８の位置ずれが生じてもゲート配線層パターン１７に重ならないような裕度を取ることができる。これに対し、コンタクトホール層１６のパターン形成に電子ビーム露光法を適用すると、パターンデータであるマスクパターンに忠実にパターン解像するために図５に示すよ矩形のレジスト開口パターン２０が形成されてしまう。下地層のゲート配線パターン１９は光投影法で形成しているために、パターン変形が生じているために、コンタクトホール層パターン２０の位置ずれがある場合には矩形角部がゲート配線パターン１９に接触してしまうために完成時の半導体素子の駆動不良が生じる。そこで、電子ビーム露光法でホール層を形成する際に、予め矩形パターンを光投影露光法と同様のパターン変形するようにパターンデータを矩形から丸形に変換する方法あるいは、転写マスク内に設けた丸形開口アパーチャを用いて露光を行なうことにより、図４と同様の露光パターン１８を形成でき、上記課題を解決できる。以下に具体的な実施例を用いて詳細に説明する。
【０００８】
実施例１
以下、図を用いて実施例を詳述する。図１に最小加工寸法０．２μｍルールの半導体素子の製造プロセスフローを示す。主要なパターン層は、１０層有り、そのうち光投影露光装置で解像できない４層分に電子ビーム露光装置を用いている。従来の光投影露光装置のみを用いた同じ半導体素子の製造プロセスでは、最小加工寸法である０．２μｍのホールパターンが解像できないので、これらホールパターン層を０．３μｍ以上で設計しなくてはならない。このために、チップ寸法が２０％程度大きくなってしまう。これにたいし解像性の良い電子ビーム露光装置をこのホールパターン層に適用するとこの半導体素子の最小加工寸法である０．２μｍのホールパターンを解像することができるのでチップ寸法を小さくできる。反面電子ビーム露光装置のみで全層を露光するとゲート層パターンのような複雑なパターンではパターンデータ数が膨大な量となるためにスループットが低くなる欠点がある。このために、パターン層に応じて光投影露光法と電子ビーム露光法を使い分ける半導体素子の作製プロセスが有効である。しかしながら、電子ビーム露光法では、光投影露光法のマスクパターン１６をそのまま露光パターンデータとして用いると、図５に示した設計パターンに忠実な矩形パターンが露光されて図５のような矩形ホールパターン２０となってしまう。これは、電子ビーム露光法でのパターン変形の影響がこの寸法領域では、顕著に現われないためによる。従って、光投影露光装置でパターン形成したゲート配線層１９の上に、電子ビーム露光装置でホール層パターンを形成すると、二つのパターンの重なり合いに食い違いが発生した場合に、配線ショートが発生してしまう。そこで、本発明では、電子ビーム露光においても光投影露光法で発生するパターン変形と等価なパターン変形手段として図３に示すパターンデータを図７に示したパターン変形再現変換機能を用いて露光パターンを図６に示す様にもとの矩形開口１６を縮小した矩形パターン２１０としかつその周辺に補助矩形パターン２１１、２１２、２１３、２１４を付加することにより光投影露光とほぼ等価なパターン変形を再現できかつ０．２μｍのコンタクトホールパターン１８を形成することが可能となった。この結果、上記課題を解決することができ、光投影露光法のみを用いた半導体素子の製造法に比べチップ寸法を２０％低減化できた。
【０００９】
実施例２
図に従って説明する。上記実施例では、電子ビーム露光法においてパターンデータを光露光パターンに返還して露光を行なう。しかしながらこの方法では、矩形パターンデータを付加させるためにパターンデータ数が増大してしまい、電子ビーム露光時間がかかり、１時間当たり５枚以下の低いスループットしか得られない。そこで、スループットを改善しながら電子ビーム露光法におけるパターン変形を実施するためには、図８、１１に示す電子ビーム一括照射法を用い、図９、１０に示した電子ビーム露光装置の一括図形照射法の転写マスク２６、３６、３８、３９内に光投影露光装置で想定されるパターン変形を予め考慮して作製した変形パターン開口部４０１、４０２、４０３、４０４を用意しておき、偏向器２５を用いた電子ビーム偏向あるいはモータ４２を用いた機械的位置移動により所望の変形量を施してある開口部４０２に電子ビームを照射して電子ビーム成形を行なってウェーハ上に縮小投影することで、実施例２と同様にあたかも光投影露光装置で形成したかのようなパターンでかつ光投影露光装置では解像できない微細なコンタクトホールパターン１８の形成を行なうことが可能になる。ここで、変形開口部４０１、４０２、４０３、４０４は、それぞれ混用で用いる光投影露光法の種類に応じて用意した物で、変形開口部４０１はｇ線の光投影露光法用、変形開口部４０２はｉ線の光投影露光法用、変形開口部４０３はｉ線と位相シフトマスクを組み合わせた光投影露光法用、変形開口部４０４はＫｒＦエキシマレーザの光投影露光法用に用意した物で、開口部４０５は、全ての層を、電子ビーム露光法でパターン形成する場合に用意した物である。そこで、露光パターンデータ中にある下地層パターン露光を行った装置種を判別するパラメータに従い上記開口部から適切な開口部を選択して露光を行う。また、本手法では、元々の半導体素子のパターン設計の際に露光方法による解像限界やパターン変形の差を考慮せずに容易にパターン設計ができる。さらに、本手法では実施例２のように電子ビーム露光装置に特別なパターンデータ変換機能を付加させなくても、用いた光投影露光装置のパターン変形特性と上記一括図形照射法の変形パターン開口との対応をとるだけで、より簡便に実施できるものである。
【００１０】
【発明の効果】
以上説明したように異なる露光法に対しても同じようなパターン変形を再現させることによって複数の異なる露光法を混用させることができこのことで半導体素子のより高集積化および高精度な作製プロセスを可能とする。
【図面の簡単な説明】
【図１】半導体素子の作製フロー図。
【図２】半導体素子のプロセスフロー図。
【図３】ゲート配線層とコンタクトホール層のマスクパターン図。
【図４】ゲート配線層とコンタクトホール層の露光レジストパターン図。
【図５】ゲート配線層とコンタクトホール層の露光レジストパターン図。
【図６】ゲート配線層とコンタクトホール層の露光レジストパターン図。
【図７】本発明の電子ビーム露光装置図。
【図８】電子ビーム一括図形照射法の図。
【図９】電子ビーム一括図形照射法用転写マスク図。
【図１０】電子ビーム一括図形照射法用転写マスク図。
【図１１】本発明の電子ビーム露光装置図。
【符号の説明】
１…Ｐウェル層、２…Ｐ層、３…素子分離層、４…ゲート配線層、５…Ｐ高濃度拡散層、６…Ｎ高濃度拡散層、７…絶縁膜、８…レジスト、９…ホールパターン、１０…コンタクトホール、１１…配線層、１２…層間絶縁膜、１３…ホールパターン、１４…アルミ配線層、１５…ゲート配線パターン、１６…コンタクトホールパターン、１７、１９、２２…ゲート配線レジストパターン、１８、２０…コンタクトホールレジストパターン、２１０、２１１、２１２、２１３、２１４…コンタクトホール変形パターンデータ、２２、３３…電子銃、２３、３４…第１転写マスク、２４、２７、２８、２９、３１…レンズ、２６、３６、３８、３９…第２転写マスク、２５、３０…偏向器、３２…ウェーハ、３５…電子ビーム、３７…半導体素子パターン、４００…可変成形用矩形開口、４０１、４０２、４０３、４０４…変形パターン開口、４０５…矩形開口、４１、４２ …転写マスク移動モータ。
Claims (2)
- 光投影露光法と、光投影露光法以外の露光方法を用いた露光工程を含む半導体素子の製造方法において、前記光投影露光法以外の露光方法による露光工程においては、光投影露光法の光の回折および近接効果で生じる変形と同様の変形をさせるように形成された開口形状を備えた転写マスクを用いることを特徴とする半導体素子の製造方法。
- 前記光露光法以外の露光方法とは電子ビーム露光法であることを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04581296A JP3596145B2 (ja) | 1996-03-04 | 1996-03-04 | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04581296A JP3596145B2 (ja) | 1996-03-04 | 1996-03-04 | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246144A JPH09246144A (ja) | 1997-09-19 |
| JP3596145B2 true JP3596145B2 (ja) | 2004-12-02 |
Family
ID=12729675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04581296A Expired - Fee Related JP3596145B2 (ja) | 1996-03-04 | 1996-03-04 | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596145B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264754B1 (ko) * | 2005-03-23 | 2013-05-15 | 에이저 시스템즈 엘엘시 | 임프린트 리소그래피 및 직접 기록 기술을 사용하는디바이스 제조 방법 |
| JP4866683B2 (ja) * | 2006-08-25 | 2012-02-01 | 富士通セミコンダクター株式会社 | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム |
| JP5205983B2 (ja) * | 2008-01-18 | 2013-06-05 | 富士通セミコンダクター株式会社 | 半導体装置のデータ作成方法、および電子線露光システム |
| JP6590542B2 (ja) * | 2015-06-15 | 2019-10-16 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 |
-
1996
- 1996-03-04 JP JP04581296A patent/JP3596145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246144A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532090A (en) | Method and apparatus for enhanced contact and via lithography | |
| US5716758A (en) | Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks | |
| JP2638561B2 (ja) | マスク形成方法 | |
| TWI363373B (en) | Writing method of mask substrate and charged particle beam writing apparatus | |
| US7023530B1 (en) | Dual source lithography for direct write application | |
| JPH01283925A (ja) | 露光方法及び素子の形成方法並びに半導体素子の製造方法 | |
| US6165652A (en) | Pattern forming method and pattern forming apparatus | |
| US6589713B1 (en) | Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits | |
| US6455203B1 (en) | Mask structure and method of manufacturing the same | |
| JP3596145B2 (ja) | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 | |
| US6057066A (en) | Method of producing photo mask | |
| JP2000003859A (ja) | 集積回路の製造のためのシステムおよび集積回路を製造する方法 | |
| US6563127B2 (en) | Optical proximity correction with rectangular contact | |
| US6168904B1 (en) | Integrated circuit fabrication | |
| JPH06181164A (ja) | 露光方法及び露光装置 | |
| JPH11251209A (ja) | 電子ビーム露光装置用ブロックマスクの製作方法 | |
| US6514874B1 (en) | Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features | |
| JPH0527413A (ja) | 露光装置用ホトマスク | |
| JPH0845810A (ja) | レジストパターン形成方法 | |
| JPS62264052A (ja) | 露光用マスク | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| US6518175B1 (en) | Process for reducing critical dimensions of contact holes, vias, and trench structures in integrated circuits | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JP3227842B2 (ja) | Ｌｓｉの製造方法 | |
| JP3727296B2 (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |