JPH0851068A - マスク形成方法 - Google Patents
マスク形成方法Info
- Publication number
- JPH0851068A JPH0851068A JP7111528A JP11152895A JPH0851068A JP H0851068 A JPH0851068 A JP H0851068A JP 7111528 A JP7111528 A JP 7111528A JP 11152895 A JP11152895 A JP 11152895A JP H0851068 A JPH0851068 A JP H0851068A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- pattern
- phase shift
- light
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 デバイスのパタン形成に際して上記デバイス
の極微細パタン領域の露光に対しては位相シフトマスク
を、また、その他のパタン領域の露光には通常の透過型
マスクを用いた縮小投影露光で適用することにより達成
される。 【構成】 一枚又は異なるマスク上に位相シフトマスク
領域と透過型マスク領域を有し試料上の同一位置に重ね
露光させる。これを用いれば、上記極微細パタン領域と
回路パタン領域を上記試料上に同時に露光することがで
きる。 【効果】 極微細パタンを有するデバイスのパタン形成
において、簡便かつスループットの大きい、経済性に優
れた微細素子の形成方法を提供することにある。
の極微細パタン領域の露光に対しては位相シフトマスク
を、また、その他のパタン領域の露光には通常の透過型
マスクを用いた縮小投影露光で適用することにより達成
される。 【構成】 一枚又は異なるマスク上に位相シフトマスク
領域と透過型マスク領域を有し試料上の同一位置に重ね
露光させる。これを用いれば、上記極微細パタン領域と
回路パタン領域を上記試料上に同時に露光することがで
きる。 【効果】 極微細パタンを有するデバイスのパタン形成
において、簡便かつスループットの大きい、経済性に優
れた微細素子の形成方法を提供することにある。
Description
【０００１】
【産業上の利用分野】本発明は、寸法０.２μｍ〜０.１
μｍ以下の極微細パタンを有する半導体または超電導素
子の製造厘方法に係り、特にこれらの素子に好適なパタ
ン形成方法に関する。
μｍ以下の極微細パタンを有する半導体または超電導素
子の製造厘方法に係り、特にこれらの素子に好適なパタ
ン形成方法に関する。
【０００２】
【従来の技術】パーミアブル・ベース・トランジスタ
（以下ＰＢＴ）または各種量子井戸アレイデバイス、超
マトリクス固体発振子、ラテラル超格子ＦＥＴ、共鳴ト
ンネリング効果デバイス等の量子効果デバイスの作製に
おいては、素子内に極めて微細な格子状，縞状，又は点
状パタンの集合等を作製する必要がある。これらのデバ
イスの多くは量子効果をねらっており、そのパタン周期
は、０.１μｍ程度からそれ以下であることが望まれ
る。
（以下ＰＢＴ）または各種量子井戸アレイデバイス、超
マトリクス固体発振子、ラテラル超格子ＦＥＴ、共鳴ト
ンネリング効果デバイス等の量子効果デバイスの作製に
おいては、素子内に極めて微細な格子状，縞状，又は点
状パタンの集合等を作製する必要がある。これらのデバ
イスの多くは量子効果をねらっており、そのパタン周期
は、０.１μｍ程度からそれ以下であることが望まれ
る。
【０００３】従来、これらの素子はＥＢ（電子ビーム）
又はＦＩＢ（集束イオンビーム）の直接描画により作製
されてきた。ＥＢを用いた量子効果デバイスの作製に関
しては、例えば、ソリッド・ステート・テクノロジー，
１９８５年，１０月号，第１２５頁から第１２９頁（So
lid State Technology/Octover,１９８５，ｐｐ１２５
−１２９）に論じられている。
又はＦＩＢ（集束イオンビーム）の直接描画により作製
されてきた。ＥＢを用いた量子効果デバイスの作製に関
しては、例えば、ソリッド・ステート・テクノロジー，
１９８５年，１０月号，第１２５頁から第１２９頁（So
lid State Technology/Octover,１９８５，ｐｐ１２５
−１２９）に論じられている。
【０００４】一方、縮小投影光法による光リソグラフィ
の限界解像度は、露光波長に比例し、縮小レンズの開口
数に反比例する。現在エキシマレーザ（KrFレーザ，波
長２４８ｎｍ）と開口数０.４〜０.５の縮小レンズを用
いて０.３μｍ程度が達成されている。又、開口数０.５
の反射光学系とＡｒＦエキシマレーザ（波長１９３ｎ
ｍ）を用いて０.１３μｍを解像した例がある。（ジャ
ーナル オブ バキューム サイエンス アンド テク
ノロジー Ｂ５（１），１９８７年，１／２月号，第３
８９頁から第３９０頁（J. Vac. Sci. Technol. B5(1),
Jan/Feb １９８７，ｐｐ３８９−３９０））。
の限界解像度は、露光波長に比例し、縮小レンズの開口
数に反比例する。現在エキシマレーザ（KrFレーザ，波
長２４８ｎｍ）と開口数０.４〜０.５の縮小レンズを用
いて０.３μｍ程度が達成されている。又、開口数０.５
の反射光学系とＡｒＦエキシマレーザ（波長１９３ｎ
ｍ）を用いて０.１３μｍを解像した例がある。（ジャ
ーナル オブ バキューム サイエンス アンド テク
ノロジー Ｂ５（１），１９８７年，１／２月号，第３
８９頁から第３９０頁（J. Vac. Sci. Technol. B5(1),
Jan/Feb １９８７，ｐｐ３８９−３９０））。
【０００５】ところで、縮小投影露光法における解像限
界を向上する方法に位相シフト法がある。位相シフト法
によれば、その解像限界は通常の透過型マスクによる露
光法を用いた場合の２倍程度向上する。従って、これに
よれば０.１５μｍから０.１μｍ以下の微細パタンを形
成することが可能である。この位相シフト法は、特別な
露光装置を必要とせず、通常の縮小投影露光装置におい
て、従来の透過型マスク（レチクル）を位相シフトマス
ク（レチクル）に変更するだけで行なうことができる。
位相シフト法に関しては例えば、アイ・イー・イー・イ
ー；トランザクション オン エレクトロン デバイシ
ズ，イーデー３１，ナンバー６（１９８４）第７５３頁
から第７６３頁（IEEE, Trans. Electron Devices, Vo
l, ＤＥ−３１，No.６（１９８４），ｐｐ７５３−７６
３）に論じられている。
界を向上する方法に位相シフト法がある。位相シフト法
によれば、その解像限界は通常の透過型マスクによる露
光法を用いた場合の２倍程度向上する。従って、これに
よれば０.１５μｍから０.１μｍ以下の微細パタンを形
成することが可能である。この位相シフト法は、特別な
露光装置を必要とせず、通常の縮小投影露光装置におい
て、従来の透過型マスク（レチクル）を位相シフトマス
ク（レチクル）に変更するだけで行なうことができる。
位相シフト法に関しては例えば、アイ・イー・イー・イ
ー；トランザクション オン エレクトロン デバイシ
ズ，イーデー３１，ナンバー６（１９８４）第７５３頁
から第７６３頁（IEEE, Trans. Electron Devices, Vo
l, ＤＥ−３１，No.６（１９８４），ｐｐ７５３−７６
３）に論じられている。
【０００６】また、光を用いて縮小投影露光法の解像限
界以下のパタンを形成する別の方法に、ホログラフィ法
があるが、このホログラフィ法は特殊な露光装置を必要
とし、しかもパタンはウエハの全面に形成され、そのパ
タンを、基板上に既に存在するパタンに対して位置合わ
せすることができない。この様なホログラフィ法につい
ては、例えば昭和５９年秋季、第４５回応用物理学会学
術講演会、講演予講集第２４２頁に論じられている。
界以下のパタンを形成する別の方法に、ホログラフィ法
があるが、このホログラフィ法は特殊な露光装置を必要
とし、しかもパタンはウエハの全面に形成され、そのパ
タンを、基板上に既に存在するパタンに対して位置合わ
せすることができない。この様なホログラフィ法につい
ては、例えば昭和５９年秋季、第４５回応用物理学会学
術講演会、講演予講集第２４２頁に論じられている。
【０００７】
【発明が解決しようとする課題】上記のＥＢ，ＦＩＢに
よる極微細パタンの描画作製には、多大の時間を要し、
経済性が悪いという問題点があった。
よる極微細パタンの描画作製には、多大の時間を要し、
経済性が悪いという問題点があった。
【０００８】一方、縮小投影露光法の限界解像度ではＰ
ＢＴ、量子効果デバイス等に必要な０.１μｍ以下のパ
タンを形成することは非常に困難である。
ＢＴ、量子効果デバイス等に必要な０.１μｍ以下のパ
タンを形成することは非常に困難である。
【０００９】位相シフト法を用いればこれを達成するこ
とが可能である。しかしながら、位相シフト法の弱点と
して、実際のＬＳＩパタンの様な複雑なマスクパタンに
対応するのが困難なことがあげられる。位相シフト法
は、単純なラインアンドスペースパタン（以下Ｌ／
Ｓ）、格子パタン、点状パタン等の作製に関して、非常
に有効な技術である。
とが可能である。しかしながら、位相シフト法の弱点と
して、実際のＬＳＩパタンの様な複雑なマスクパタンに
対応するのが困難なことがあげられる。位相シフト法
は、単純なラインアンドスペースパタン（以下Ｌ／
Ｓ）、格子パタン、点状パタン等の作製に関して、非常
に有効な技術である。
【００１０】本発明の目的は、極微細パタンを有するデ
バイスのパタン形成において、上記問題点を解決し、簡
便かつスループットの大きい、経済性に優れた微細素子
の形成方法を提供することにある。
バイスのパタン形成において、上記問題点を解決し、簡
便かつスループットの大きい、経済性に優れた微細素子
の形成方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的は、上記デバイ
スのパタン形成に際して上記デバイスの極微細パタン領
域（例えばＰＢＴのグリッド部分）の露光に対しては位
相シフトマスクを、また、その他のパタン領域の露光に
は通常の透過型マスクを用いた縮小投影露光で適用する
ことにより達成される。
スのパタン形成に際して上記デバイスの極微細パタン領
域（例えばＰＢＴのグリッド部分）の露光に対しては位
相シフトマスクを、また、その他のパタン領域の露光に
は通常の透過型マスクを用いた縮小投影露光で適用する
ことにより達成される。
【００１２】
【作用】本発明が対象とするデバイスのパタンは、単純
な繰り返し構造を有する極微細パタンの密集領域と、制
御電極や配線等の比較的複雑な構造を有する回路領域に
２分される。これらの２つの領域はデバイス製造プロセ
スにおける同一層内に混在する場合もあり、又、別々の
層として存在する場合もある。
な繰り返し構造を有する極微細パタンの密集領域と、制
御電極や配線等の比較的複雑な構造を有する回路領域に
２分される。これらの２つの領域はデバイス製造プロセ
スにおける同一層内に混在する場合もあり、又、別々の
層として存在する場合もある。
【００１３】前者の極微細パタン領域は単純なＬ／Ｓ、
点状パタン集合、格子状パタンで、その寸法は０.１μ
ｍ程度、もしくはそれ以下であり、その形状も比較的単
純である。この領域内のパタン形成は位相シフトマスク
（レチクル）を用いた縮小投影露光法により可能とな
る。
点状パタン集合、格子状パタンで、その寸法は０.１μ
ｍ程度、もしくはそれ以下であり、その形状も比較的単
純である。この領域内のパタン形成は位相シフトマスク
（レチクル）を用いた縮小投影露光法により可能とな
る。
【００１４】一方、後者の回路領域におけるパタンの寸
法は前者より大きく、従来の透過型マスク（レチクル）
を用いた縮小投影露光法により形成するのが適してい
る。
法は前者より大きく、従来の透過型マスク（レチクル）
を用いた縮小投影露光法により形成するのが適してい
る。
【００１５】上記２つの領域を別々に露光する際には、
両者の位置合せを行なう必要がある。通常合せ精度は少
なくとも最小寸法の半分以下に抑えなければならない。
従って、０.１μｍのパタンに対しては０.０５μｍ以下
の合せ精度が必要となるが、現在この様な精度をもつ露
光装置はない。しかし、本発明における２つの領域間の
合せ精度は、通常の露光装置の保障する程度の値で十分
である。何故ならば、本発明の対象となるデバイスにお
ける極微細パタンは全体として機能し、従って極微細パ
タン領域と回路パタン領域の相対位置は所定の範囲内に
収める必要があるものの、極微細パタンの一つひとつの
位置精度はそれほど厳密さを要求されない。
両者の位置合せを行なう必要がある。通常合せ精度は少
なくとも最小寸法の半分以下に抑えなければならない。
従って、０.１μｍのパタンに対しては０.０５μｍ以下
の合せ精度が必要となるが、現在この様な精度をもつ露
光装置はない。しかし、本発明における２つの領域間の
合せ精度は、通常の露光装置の保障する程度の値で十分
である。何故ならば、本発明の対象となるデバイスにお
ける極微細パタンは全体として機能し、従って極微細パ
タン領域と回路パタン領域の相対位置は所定の範囲内に
収める必要があるものの、極微細パタンの一つひとつの
位置精度はそれほど厳密さを要求されない。
【００１６】前記二つの領域が同一層内に混在する場合
には、一枚のマスク上に位相シフトマスク領域と透過型
マスク領域を混在させることもできる。これを用いれ
ば、上記極微細パタン領域と回路パタン領域を１枚のマ
スクで同時に露光することができる。但し、この場合、
二つの領域の接続部において解像不良の生じる恐れがあ
る。即ち、位相の異なる２つの透光部が接する場合、干
渉によりここで光強度が低下する。この様なパタンの配
置は避けなければならない。
には、一枚のマスク上に位相シフトマスク領域と透過型
マスク領域を混在させることもできる。これを用いれ
ば、上記極微細パタン領域と回路パタン領域を１枚のマ
スクで同時に露光することができる。但し、この場合、
二つの領域の接続部において解像不良の生じる恐れがあ
る。即ち、位相の異なる２つの透光部が接する場合、干
渉によりここで光強度が低下する。この様なパタンの配
置は避けなければならない。
【００１７】本発明によれば、パタンの露光は縮小投影
露光法により行なわれるので、電子ビーム，集束イオン
ビームの直接描画による方法に比してはるかに短時間で
これを完了することができる。
露光法により行なわれるので、電子ビーム，集束イオン
ビームの直接描画による方法に比してはるかに短時間で
これを完了することができる。
【００１８】又、本発明によれば、特殊な露光装置を必
要とせず、露光フィールド内の所望の位置に極微細パタ
ンを形成することができるため、ホログラフィ法より有
利である。
要とせず、露光フィールド内の所望の位置に極微細パタ
ンを形成することができるため、ホログラフィ法より有
利である。
【００１９】
（実施例１）以下、本発明を用いたＰＢＴの製造方法の
実施例を示す。
実施例を示す。
【００２０】まず、キャリア収集電極層に形成したＧａ
Ａｓ基板上にさらにＷ薄膜を形成し、その上に、下層有
機膜／中間層無機膜／上層レジスト膜の３層構造からな
る、いわゆる３層レジストを形成した。上層レジストと
してはＰＭＭＡ（ポリメチルメタクリシート）を用い
た。次に、図１（ａ）に示した様なＰＢＴの制御電極領
域の極微細Ｌ／Ｓだけを有する位相シフトレチクルを用
いて露光を行なった。位相シフトレチクルの微細Ｌ／Ｓ
における隣り合う透光部は、照明光の位相を互いに１８
０°反転させる様配置されている。次に、図１（ｂ）に
示した様な制御電極周辺回路パタンを有する透過型レチ
クルに交換し、露光を行なった。
Ａｓ基板上にさらにＷ薄膜を形成し、その上に、下層有
機膜／中間層無機膜／上層レジスト膜の３層構造からな
る、いわゆる３層レジストを形成した。上層レジストと
してはＰＭＭＡ（ポリメチルメタクリシート）を用い
た。次に、図１（ａ）に示した様なＰＢＴの制御電極領
域の極微細Ｌ／Ｓだけを有する位相シフトレチクルを用
いて露光を行なった。位相シフトレチクルの微細Ｌ／Ｓ
における隣り合う透光部は、照明光の位相を互いに１８
０°反転させる様配置されている。次に、図１（ｂ）に
示した様な制御電極周辺回路パタンを有する透過型レチ
クルに交換し、露光を行なった。
【００２１】上記２つの領域に対する露光は、基板を露
光装置の基板ステージ上に固定したままレチクルのみを
変更して、連続的に行なわれる。各々の露光において位
置合わせ操作を行なうことはいうまでもない。又は、上
記２つの領域に対する露光の順番は特に規定しない。使
用した露光装置の光源はＫｒＦエキシマレーザ、光学系
の開口数は０.６である。１露光フィールドにおいて上
記２枚のレチクル各々の露光に要する時間は約５秒であ
った。一方、電子線描画装置を用いて同一パタンの露光
を行なったところ、これに要する時間は約６００秒であ
った。
光装置の基板ステージ上に固定したままレチクルのみを
変更して、連続的に行なわれる。各々の露光において位
置合わせ操作を行なうことはいうまでもない。又は、上
記２つの領域に対する露光の順番は特に規定しない。使
用した露光装置の光源はＫｒＦエキシマレーザ、光学系
の開口数は０.６である。１露光フィールドにおいて上
記２枚のレチクル各々の露光に要する時間は約５秒であ
った。一方、電子線描画装置を用いて同一パタンの露光
を行なったところ、これに要する時間は約６００秒であ
った。
【００２２】次に、上記上層レドストの現像を行ない、
図１（ｃ）に示した様な上層レジストパタンを得た。こ
れを反応性イオンエッチングにより順次前記中間層、下
層へ転写した。その結果、上記下層有機膜において前記
極微細制御電極パタン領域におけるアスペクト比の高い
矩形断面形状を有するＬ／Ｓパタンと、前記周辺回路パ
タンの両方が得られた。
図１（ｃ）に示した様な上層レジストパタンを得た。こ
れを反応性イオンエッチングにより順次前記中間層、下
層へ転写した。その結果、上記下層有機膜において前記
極微細制御電極パタン領域におけるアスペクト比の高い
矩形断面形状を有するＬ／Ｓパタンと、前記周辺回路パ
タンの両方が得られた。
【００２３】こうして形成した下層有機層パタンをマス
クとしてＷ膜のドライエッチングを行ない、制御電極パ
タンを形成した後、その上にＧａＡｓを成長させ制御電
極を埋め込み、ひき続きキャリア注入電極、配線等を形
成してＰＢＴを作製した。上記制御電極パタン以外の露
光は全て透過型マスクを用いた。作製したＰＢＴの電気
特性を評価した結果、所期の性能が得られた。
クとしてＷ膜のドライエッチングを行ない、制御電極パ
タンを形成した後、その上にＧａＡｓを成長させ制御電
極を埋め込み、ひき続きキャリア注入電極、配線等を形
成してＰＢＴを作製した。上記制御電極パタン以外の露
光は全て透過型マスクを用いた。作製したＰＢＴの電気
特性を評価した結果、所期の性能が得られた。
【００２４】なお、図１は説明のための模式的な平面で
あり、必ずしも実際のトランジスタのレイアウトを表示
したものではない。また、デバイス構造、基板材料，制
御電極材料，レジスト材料およびプロセス，露光装置等
に関しても、本実施例に示したのに限らず使用すること
ができる。
あり、必ずしも実際のトランジスタのレイアウトを表示
したものではない。また、デバイス構造、基板材料，制
御電極材料，レジスト材料およびプロセス，露光装置等
に関しても、本実施例に示したのに限らず使用すること
ができる。
【００２５】本実施例の露光過程は、ＰＢＴに限らず単
純な極微細Ｌ／Ｓパタンと周辺回路の混在する他のデバ
イス例えばラテカル１次元超格子ＦＥＴ等に対しても適
用できる。
純な極微細Ｌ／Ｓパタンと周辺回路の混在する他のデバ
イス例えばラテカル１次元超格子ＦＥＴ等に対しても適
用できる。
【００２６】（実施例２）ＰＢＴにおいては、極微細パ
タン領域と回路パタン領域が同一層（制御電極層）内に
混在するので、上記各領域に対応して位相シフトマスク
領域と透過型マスク領域の混在するレチクルによりパタ
ンを形成できる。このためのマスクを図２に示す。前記
実施例１においては、制御電極形状は図１（ｃ）に示し
たごとくくし型であった。しかし本方法においては位相
シフトマスク領域と透過マスク領域を完全に分離するた
めに、透過型マスク領域内の完全な遮光部中に位相シフ
ト型マスク領域（図２中点線内）を配置した。
タン領域と回路パタン領域が同一層（制御電極層）内に
混在するので、上記各領域に対応して位相シフトマスク
領域と透過型マスク領域の混在するレチクルによりパタ
ンを形成できる。このためのマスクを図２に示す。前記
実施例１においては、制御電極形状は図１（ｃ）に示し
たごとくくし型であった。しかし本方法においては位相
シフトマスク領域と透過マスク領域を完全に分離するた
めに、透過型マスク領域内の完全な遮光部中に位相シフ
ト型マスク領域（図２中点線内）を配置した。
【００２７】（実施例３）本発明を用いて超マトリクス
固体発振素子の製造方法に関する一実施例を示す。 Ｇ
ａＡｓ基板上にポジ型レジストＰＭＭＡを塗布し、図３
に示す様なドット状の透光部の集合をもつ位相シフトマ
スクで露光を行なった。その後現像して図３の透光部の
各々に対応したレジスト開口部を得た。位相シフトマス
クの各透光部は照明光の位相を上下左右の両方向に交互
に１８０°反転させる様に（市松模様状に）配置されて
いる。なお、位相シフトマスクには、図３に示したドッ
ト状透光部の各々の周囲に位相反転用のより微細な透光
部パタンを設けてもよい。
固体発振素子の製造方法に関する一実施例を示す。 Ｇ
ａＡｓ基板上にポジ型レジストＰＭＭＡを塗布し、図３
に示す様なドット状の透光部の集合をもつ位相シフトマ
スクで露光を行なった。その後現像して図３の透光部の
各々に対応したレジスト開口部を得た。位相シフトマス
クの各透光部は照明光の位相を上下左右の両方向に交互
に１８０°反転させる様に（市松模様状に）配置されて
いる。なお、位相シフトマスクには、図３に示したドッ
ト状透光部の各々の周囲に位相反転用のより微細な透光
部パタンを設けてもよい。
【００２８】次に、メタライゼーションを行ない、レジ
スト上およびレジスト開口部の基板上に金属を蒸着した
後、レジストを除去してリフトオフ法により基板上にメ
タルドット行列を形した。ひき続き電極等を形成して超
マトリクス固体発振素子を製造した。
スト上およびレジスト開口部の基板上に金属を蒸着した
後、レジストを除去してリフトオフ法により基板上にメ
タルドット行列を形した。ひき続き電極等を形成して超
マトリクス固体発振素子を製造した。
【００２９】ここでは固体発振素子の製造への実施例を
示したが、本実施例のレジストパタン形成工程をＧａＡ
ｓ基板上のメタライゼーションに代えて、他の様々なプ
ロセスと組み合せることにより、種々のデバイスへの応
用が可能である。例えばＧａＡｓ基板上にＧａＡｌＡｓ
薄膜を成長させた後、ネガ型レジストと本実施例による
位相シフトマスクを用いてパタン形成を行なうと、図３
のドット状透光部の各々に対応してレジストパタンが残
る。これをマスクにＧａＡｌＡｓの異方性エッチングを
行ない、適当な後処理を行なうことにより量子井戸行列
を形成することができる。同様に、ラテラルＦＥＴ超格
子、共鳴トンネリング効果トランジスタ等への応用が可
能である。
示したが、本実施例のレジストパタン形成工程をＧａＡ
ｓ基板上のメタライゼーションに代えて、他の様々なプ
ロセスと組み合せることにより、種々のデバイスへの応
用が可能である。例えばＧａＡｓ基板上にＧａＡｌＡｓ
薄膜を成長させた後、ネガ型レジストと本実施例による
位相シフトマスクを用いてパタン形成を行なうと、図３
のドット状透光部の各々に対応してレジストパタンが残
る。これをマスクにＧａＡｌＡｓの異方性エッチングを
行ない、適当な後処理を行なうことにより量子井戸行列
を形成することができる。同様に、ラテラルＦＥＴ超格
子、共鳴トンネリング効果トランジスタ等への応用が可
能である。
【００３０】（実施例４）本発明を用いた超マトリクス
固体発振素子の製造方法に関する別の実施例を示す。
固体発振素子の製造方法に関する別の実施例を示す。
【００３１】前記実施例３におけるポジ型レジストをネ
ガ型レジストに置き換え、さらに、露光プロセスを以下
の様に変更した。まず図４に示す様なマスクＡ，マスク
Ｂ，マスクＣを用意した。マスクＡ及びＢはＬ／Ｓ位相
シフトマスクで、各々におけるＬ／Ｓは互いに直交して
いるか、もしくは基準方向に対して異なる角度をもって
いる。Ａ，Ｂ及びＣの３枚のマスクを用いて、同一レジ
スト膜上に重ね露光することにより、実施例３と同様の
レジストパタンを得た。即ちドット行列はマスクＡ及び
ＢにおけるＬ／Ｓの重なり部分に形成され、マスクＣは
ドット行列領域の範囲を規定する。本実施例によれば、
実施例３と比べてドット行列の周期をより小さくするこ
とが可能で、しかもレジストの平面的形状を角ばらせる
ことができる。
ガ型レジストに置き換え、さらに、露光プロセスを以下
の様に変更した。まず図４に示す様なマスクＡ，マスク
Ｂ，マスクＣを用意した。マスクＡ及びＢはＬ／Ｓ位相
シフトマスクで、各々におけるＬ／Ｓは互いに直交して
いるか、もしくは基準方向に対して異なる角度をもって
いる。Ａ，Ｂ及びＣの３枚のマスクを用いて、同一レジ
スト膜上に重ね露光することにより、実施例３と同様の
レジストパタンを得た。即ちドット行列はマスクＡ及び
ＢにおけるＬ／Ｓの重なり部分に形成され、マスクＣは
ドット行列領域の範囲を規定する。本実施例によれば、
実施例３と比べてドット行列の周期をより小さくするこ
とが可能で、しかもレジストの平面的形状を角ばらせる
ことができる。
【００３２】本実施例のパタン形式工程が、実施例３と
同様様々なデバイスに応用可能であることはいうまでも
ない。
同様様々なデバイスに応用可能であることはいうまでも
ない。
【００３３】
【発明の効果】以上本発明による半導体又は超電導体装
置の製造方法によれば、量子効果素子等における０.１
μｍ程度からそれ以下の寸法のパタンから成る極微細パ
タン領域を含む回路パタンの形成過程において、上記極
微細パタン領域の露光を位相シフト法を用いた縮小投影
露光法により、それ以外の回路パタンを通常の露光法に
より各々独立に行なうことにより、上記パタン形成に要
する時間を著しく短縮するとともに、装置コストを低減
することができる。
置の製造方法によれば、量子効果素子等における０.１
μｍ程度からそれ以下の寸法のパタンから成る極微細パ
タン領域を含む回路パタンの形成過程において、上記極
微細パタン領域の露光を位相シフト法を用いた縮小投影
露光法により、それ以外の回路パタンを通常の露光法に
より各々独立に行なうことにより、上記パタン形成に要
する時間を著しく短縮するとともに、装置コストを低減
することができる。
【００３４】これにより、上記半導体・超電導体素子の
量産における経済性を向上させることができる。また、
上記素子が集積化された場合において、これらの効果は
一層顕著となる。
量産における経済性を向上させることができる。また、
上記素子が集積化された場合において、これらの効果は
一層顕著となる。
【図１】本発明の実施例におけるマスクパタンの平面
図。
図。
【図２】透過型マスク領域内の遮光領域中に位相シフト
マスク領域を配置したことを示す図。
マスク領域を配置したことを示す図。
【図３】ドット状透光部の集合を示す図。
【図４】マスクパタンの平面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５０２ Ｃ (72)発明者 田中 稔彦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大嶋 卓 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (2)
- 【請求項１】所望のパターンを与えるマスクパターンの
露光領域を、第１の露光領域と第２の露光領域に分解す
る工程、 第１の露光領域を含む第１のマスクと第２の露光領域を
含む第２のマスクを形成する工程、を含み上記第１のマ
スクと上記第２のマスクの少なくともどちらか一方は、
隣接する光透過部を通過する光の位相を反転させる位相
シフトパターンを含む位相シフトマスクであることを特
徴とするマスク形成方法。 - 【請求項２】上記所望のパターンが、第１のマスクによ
り実質的に形成される非露光領域、及び第２のマスクに
より実質的に形成される非露光領域の和領域に一致す
る、ことを特徴とする請求項１記載のマスク形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152895A JP2638561B2 (ja) | 1995-05-10 | 1995-05-10 | マスク形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11152895A JP2638561B2 (ja) | 1995-05-10 | 1995-05-10 | マスク形成方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11242288A Division JP2650962B2 (ja) | 1988-05-11 | 1988-05-11 | 露光方法及び素子の形成方法並びに半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851068A true JPH0851068A (ja) | 1996-02-20 |
| JP2638561B2 JP2638561B2 (ja) | 1997-08-06 |
Family
ID=14563630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11152895A Expired - Lifetime JP2638561B2 (ja) | 1995-05-10 | 1995-05-10 | マスク形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638561B2 (ja) |
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994002A (en) * | 1996-09-06 | 1999-11-30 | Matsushita Electric Industrial Co., Ltd. | Photo mask and pattern forming method |
| US6420074B2 (en) | 1996-09-18 | 2002-07-16 | Numerial Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| JP2002252165A (ja) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | ホールパターン形成方法 |
| US6503666B1 (en) | 2000-07-05 | 2003-01-07 | Numerical Technologies, Inc. | Phase shift masking for complex patterns |
| US6518180B1 (en) | 1998-10-23 | 2003-02-11 | Hitachi, Ltd. | Method for fabricating semiconductor device and method for forming mask suitable therefor |
| US6523165B2 (en) | 2001-07-13 | 2003-02-18 | Numerical Technologies, Inc. | Alternating phase shift mask design conflict resolution |
| US6524752B1 (en) | 2000-07-05 | 2003-02-25 | Numerical Technologies, Inc. | Phase shift masking for intersecting lines |
| US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
| US6553560B2 (en) | 2001-04-03 | 2003-04-22 | Numerical Technologies, Inc. | Alleviating line end shortening in transistor endcaps by extending phase shifters |
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6566019B2 (en) | 2001-04-03 | 2003-05-20 | Numerical Technologies, Inc. | Using double exposure effects during phase shifting to control line end shortening |
| US6569583B2 (en) | 2001-05-04 | 2003-05-27 | Numerical Technologies, Inc. | Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts |
| US6573027B1 (en) | 1999-02-05 | 2003-06-03 | Nec Corporation | Manufacturing method of semiconductor device |
| US6573010B2 (en) | 2001-04-03 | 2003-06-03 | Numerical Technologies, Inc. | Method and apparatus for reducing incidental exposure by using a phase shifter with a variable regulator |
| US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6593038B2 (en) | 2001-05-04 | 2003-07-15 | Numerical Technologies, Inc. | Method and apparatus for reducing color conflicts during trim generation for phase shifters |
| US6605481B1 (en) | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| US6622288B1 (en) | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
| US6635393B2 (en) | 2001-03-23 | 2003-10-21 | Numerical Technologies, Inc. | Blank for alternating PSM photomask with charge dissipation layer |
| US6664009B2 (en) | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6681379B2 (en) | 2000-07-05 | 2004-01-20 | Numerical Technologies, Inc. | Phase shifting design and layout for static random access memory |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6704921B2 (en) | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US6721938B2 (en) | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| US6733929B2 (en) | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US6785879B2 (en) | 2002-06-11 | 2004-08-31 | Numerical Technologies, Inc. | Model-based data conversion |
| US6787271B2 (en) | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
| US6811935B2 (en) | 2000-07-05 | 2004-11-02 | Numerical Technologies, Inc. | Phase shift mask layout process for patterns including intersecting line segments |
| US6821689B2 (en) | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
| US6852471B2 (en) | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
| US6866971B2 (en) | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US6978436B2 (en) | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US6981240B2 (en) | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US7028285B2 (en) | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US7083879B2 (en) | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| JP2006210821A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 配線パターン形成方法および、この方法に用いられるマスク |
| US7122281B2 (en) | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
| US7178128B2 (en) | 2001-07-13 | 2007-02-13 | Synopsys Inc. | Alternating phase shift mask design conflict resolution |
| JP2007072423A (ja) * | 2005-09-03 | 2007-03-22 | Hynix Semiconductor Inc | 二重露光用フォトマスク及びこれを用いた二重露光方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2000226927A1 (en) | 2000-02-25 | 2001-09-03 | Hitachi Ltd. | Semiconductor integrated circuit device and method of producing the same, and method of producing masks |
| US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
-
1995
- 1995-05-10 JP JP11152895A patent/JP2638561B2/ja not_active Expired - Lifetime
Cited By (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994002A (en) * | 1996-09-06 | 1999-11-30 | Matsushita Electric Industrial Co., Ltd. | Photo mask and pattern forming method |
| US6566023B2 (en) | 1996-09-18 | 2003-05-20 | Numerical Technology, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6420074B2 (en) | 1996-09-18 | 2002-07-16 | Numerial Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6436590B2 (en) | 1996-09-18 | 2002-08-20 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6818385B2 (en) | 1996-09-18 | 2004-11-16 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6518180B1 (en) | 1998-10-23 | 2003-02-11 | Hitachi, Ltd. | Method for fabricating semiconductor device and method for forming mask suitable therefor |
| US6573027B1 (en) | 1999-02-05 | 2003-06-03 | Nec Corporation | Manufacturing method of semiconductor device |
| US6787271B2 (en) | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
| US6811935B2 (en) | 2000-07-05 | 2004-11-02 | Numerical Technologies, Inc. | Phase shift mask layout process for patterns including intersecting line segments |
| US6541165B1 (en) | 2000-07-05 | 2003-04-01 | Numerical Technologies, Inc. | Phase shift mask sub-resolution assist features |
| US7028285B2 (en) | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US7435513B2 (en) | 2000-07-05 | 2008-10-14 | Synopsys, Inc. | Design and layout of phase shifting photolithographic masks |
| US6524752B1 (en) | 2000-07-05 | 2003-02-25 | Numerical Technologies, Inc. | Phase shift masking for intersecting lines |
| US6978436B2 (en) | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US7132203B2 (en) | 2000-07-05 | 2006-11-07 | Synopsys, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US7348108B2 (en) | 2000-07-05 | 2008-03-25 | Synopsys, Inc. | Design and layout of phase shifting photolithographic masks |
| US7500217B2 (en) | 2000-07-05 | 2009-03-03 | Synopsys, Inc. | Handling of flat data for phase processing including growing shapes within bins to identify clusters |
| US6503666B1 (en) | 2000-07-05 | 2003-01-07 | Numerical Technologies, Inc. | Phase shift masking for complex patterns |
| US7585595B2 (en) | 2000-07-05 | 2009-09-08 | Synopsys, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US8977989B2 (en) | 2000-07-05 | 2015-03-10 | Synopsys, Inc. | Handling of flat data for phase processing including growing shapes within bins to identify clusters |
| US6610449B2 (en) | 2000-07-05 | 2003-08-26 | Numerical Technologies, Inc. | Phase shift masking for “double-T” intersecting lines |
| US6733929B2 (en) | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US6681379B2 (en) | 2000-07-05 | 2004-01-20 | Numerical Technologies, Inc. | Phase shifting design and layout for static random access memory |
| US6777141B2 (en) | 2000-07-05 | 2004-08-17 | Numerical Technologies, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US7534531B2 (en) | 2000-09-26 | 2009-05-19 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US7659042B2 (en) | 2000-09-26 | 2010-02-09 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6866971B2 (en) | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| US7827518B2 (en) | 2000-10-25 | 2010-11-02 | Synopsys, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US7216331B2 (en) | 2000-10-25 | 2007-05-08 | Synopsys, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US7281226B2 (en) | 2000-10-25 | 2007-10-09 | Synopsys, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6622288B1 (en) | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
| US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| JP2002252165A (ja) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | ホールパターン形成方法 |
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6635393B2 (en) | 2001-03-23 | 2003-10-21 | Numerical Technologies, Inc. | Blank for alternating PSM photomask with charge dissipation layer |
| US6566019B2 (en) | 2001-04-03 | 2003-05-20 | Numerical Technologies, Inc. | Using double exposure effects during phase shifting to control line end shortening |
| US6573010B2 (en) | 2001-04-03 | 2003-06-03 | Numerical Technologies, Inc. | Method and apparatus for reducing incidental exposure by using a phase shifter with a variable regulator |
| US6553560B2 (en) | 2001-04-03 | 2003-04-22 | Numerical Technologies, Inc. | Alleviating line end shortening in transistor endcaps by extending phase shifters |
| US6859918B2 (en) | 2001-04-03 | 2005-02-22 | Numerical Technologies | Alleviating line end shortening by extending phase shifters |
| US6569583B2 (en) | 2001-05-04 | 2003-05-27 | Numerical Technologies, Inc. | Method and apparatus for using phase shifter cutbacks to resolve phase shifter conflicts |
| US6593038B2 (en) | 2001-05-04 | 2003-07-15 | Numerical Technologies, Inc. | Method and apparatus for reducing color conflicts during trim generation for phase shifters |
| US6721938B2 (en) | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| US6852471B2 (en) | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
| US7083879B2 (en) | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US7422841B2 (en) | 2001-06-08 | 2008-09-09 | Synopsys, Inc. | Exposure control for phase shifting photolithographic masks |
| US7169515B2 (en) | 2001-06-08 | 2007-01-30 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US6523165B2 (en) | 2001-07-13 | 2003-02-18 | Numerical Technologies, Inc. | Alternating phase shift mask design conflict resolution |
| US7178128B2 (en) | 2001-07-13 | 2007-02-13 | Synopsys Inc. | Alternating phase shift mask design conflict resolution |
| US6664009B2 (en) | 2001-07-27 | 2003-12-16 | Numerical Technologies, Inc. | Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6981240B2 (en) | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US7122281B2 (en) | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
| US6605481B1 (en) | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| US6704921B2 (en) | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US7165234B2 (en) | 2002-06-11 | 2007-01-16 | Synopsys, Inc. | Model-based data conversion |
| US6785879B2 (en) | 2002-06-11 | 2004-08-31 | Numerical Technologies, Inc. | Model-based data conversion |
| US6821689B2 (en) | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
| JP2006210821A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 配線パターン形成方法および、この方法に用いられるマスク |
| JP2007072423A (ja) * | 2005-09-03 | 2007-03-22 | Hynix Semiconductor Inc | 二重露光用フォトマスク及びこれを用いた二重露光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638561B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2638561B2 (ja) | マスク形成方法 | |
| JP2650962B2 (ja) | 露光方法及び素子の形成方法並びに半導体素子の製造方法 | |
| US5472813A (en) | Pattern exposing method using phase shift and mask used therefor | |
| US7205077B2 (en) | Method for producing photomask and method for producing photomask pattern layout | |
| US7179570B2 (en) | Chromeless phase shift lithography (CPL) masks having features to pattern large area line/space geometries | |
| US7824843B2 (en) | Pattern forming method, electronic device manufacturing method and electronic device | |
| US5849438A (en) | Phase shift mask and method for fabricating the same | |
| JP2636700B2 (ja) | 半導体装置の製造方法 | |
| US6437852B1 (en) | Exposure system | |
| JPH06242595A (ja) | 光露光用マスクおよびその製造方法 | |
| US6168904B1 (en) | Integrated circuit fabrication | |
| US20030153126A1 (en) | Mask and method for patterning a semiconductor wafer | |
| JP3596145B2 (ja) | 半導体素子の製造方法と半導体素子用露光装置およびこれを用いて作製した半導体素子 | |
| US5759723A (en) | Light exposure mask for semiconductor devices and method for forming the same | |
| JPH0371133A (ja) | 半導体装置用マスク | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JPH0845810A (ja) | レジストパターン形成方法 | |
| KR940011203B1 (ko) | 패턴형성방법 | |
| JPS62264052A (ja) | 露光用マスク | |
| US7807319B2 (en) | Photomask including contrast enhancement layer and method of making same | |
| JPH05198479A (ja) | レジストパターンの形成方法 | |
| JPH01147546A (ja) | 集積回路製造用ホトマスク | |
| TWI354863B (en) | Mask and method for forming photoresist pattern | |
| JPH01302256A (ja) | 矩形状パターン解像用ホトマスク | |
| TW201011460A (en) | Method for manufacturing photo mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |