JP2000124101A - 荷電粒子線描画用部分一括パターンの作成方法 - Google Patents

荷電粒子線描画用部分一括パターンの作成方法

Info

Publication number
JP2000124101A
JP2000124101A JP10293440A JP29344098A JP2000124101A JP 2000124101 A JP2000124101 A JP 2000124101A JP 10293440 A JP10293440 A JP 10293440A JP 29344098 A JP29344098 A JP 29344098A JP 2000124101 A JP2000124101 A JP 2000124101A
Authority
JP
Japan
Prior art keywords
pattern
partial
data
creating
charged particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10293440A
Other languages
English (en)
Inventor
Yasuhisa Yamada
泰久 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10293440A priority Critical patent/JP2000124101A/ja
Priority to US09/417,099 priority patent/US6277530B1/en
Priority to KR1019990044789A priority patent/KR100358616B1/ko
Publication of JP2000124101A publication Critical patent/JP2000124101A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 厳しい寸法精度でパターン転写できるように
した部分一括パターンを作成する方法を提供する。 【解決手段】 本方法は、回路設計データに基づいて、
荷電粒子線描画用の部分一括パターン３４を作成する方
法である。本方法では、回路設計データに基づいて部分
一括パターンを作成する際、描画対象レイヤの回路設計
データと描画対象レイヤの下の下地レイヤの回路設計デ
ータとの間で層間演算を行い、積集合のパターン２４を
抽出するステップと、積集合のパターンを対象領域とし
て部分一括パターンのデータを作成するステップとを有
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、荷電粒子線描画用
の部分一括パターン作成方法に関し、更に詳細には厳し
い寸法精度でパターンを転写できるようにした部分一括
パターンの作成方法に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化、高密度化に伴い、光
の解像限界以下の微細パターンの露光は、フォトリソグ
ラフィに代わって、荷電粒子線を用いる描画処理、例え
ば電子線やＸ線による描画処理に移行しつつある。荷電
粒子線を用いる荷電粒子線リソグラフィ、例えば電子線
を用いる電子線リソグラフィは、光の解像限界以下の微
細なパターンを電子線を使って被転写体上に転写する技
術であって、従来は、可変成形電子ビームによる一筆書
きの要領で直接基板上に描画していた。一筆書きの要領
で描画する方法は、描画すべきＬＳＩ回路のパターンを
可変成形電子ビームの大きさに分解して、電子ビームに
より描画する方法であって、可変成形法と呼ばれ、例え
ばＬＳＩ回路のパターンを描画する場合には、ＬＳＩ回
路を構成しているすべてのパターンを露光できるショッ
トの大きさに分解し、例えばその大きさの矩形ビームに
分解して多数回の露光ショットを行って描画している。
【０００３】しかし、可変成形法では、描画するパター
ンが微細になればなるほど、ショット数が飛躍的に増大
し、従ってスループットが著しく低下する。このよう
に、可変成形法は、露光処理の生産性が低いので、電子
線リソグラフィの分野でも、生産性を向上させるため
に、マスクやレチクルを使った光或いはＸ線による転写
法と同じように、所望パターンを備えた電子線露光用転
写マスクを使用し、繰り返しパターンを順次電子線露光
する、いわゆる部分一括電子線露光方法が、近年、用い
られるようになっている。例えば、従来の可変成形法で
あれば、４０〜８０ショット必要であったパターンを１
ショットで露光することができる。
【０００４】部分一括電子線露光方法で露光する繰り返
しパターンは、一般に、部分一括パターンと呼ばれてい
る。部分一括パターンの大きさは、通常、一回の部分一
括電子線露光で露光できる最大露光可能領域より小さけ
ればよく、部分一括パターンのマスクパターンは、繰り
返しパターンと相似の形状を有する透過孔として、部分
一括電子線露光用転写マスクに形成される。マスクに透
過孔を形成する際には、部分一括パターン毎に部分一括
パターンのパターンデータに基づいてマスクパターンの
パターンデータを作成し、それに基づいて電子線描画装
置等を使ってマスク上に透過孔を形成している。部分一
括電子線露光用マスクには、通常、多数個の部分一括パ
ターンのマスクパターン及び少なくとも１個の可変成形
用マスクパターンが形成されている。
【０００５】部分一括電子線露光方法は、透過孔で形成
されたマスクパターンを有するステンシルマスクを電子
銃と基板間に配置して、そのマスクパターンを１回の電
子線露光で基板上に転写して行く方法である。例えば、
メモリ回路の大部分の領域は、セルと呼ばれる一定の形
状をした単位パターンの繰り返しで構成されている。こ
の単位パターンの一群を部分一括パターンとして透過孔
によりマスク上に形成し、このマスクを使って電子線露
光することにより、基板上に１ショットでセルの一群を
転写することができる。
【０００６】ここで、図６を参照して、部分一括電子線
露光法により露光する部分一括電子線描画装置の構成を
簡単に説明する。部分一括電子線露光装置５０は、基本
的には、図６に示すように、電子銃５２と、電子銃５２
から出た電子ビームを矩形に成形するためにレンズと矩
形アパーチャで構成される矩形成形部５４と、矩形電子
ビームを偏向させて下方の部分一括パターンマスク上で
所望のマスクパターン上に照射させる偏向部５６と、矩
形の電子ビームを部分一括パターンにパターン化するた
めに、レンズと部分一括転写マスク５８で構成される部
分一括パターン部６０と、縮小投影レンズ及び偏向器で
構成され、部分一括パターンをウエハＷ上に照射する投
影部６２とを有する。複数個の部分一括パターンのマス
クパターンが一つの部分一括転写マスク５８に形成され
ていて、選択優先順位の高い部分一括パターンのマスク
パターンほど中心部に形成されている。また、部分一括
転写マスク５８には、可変成形法用のマスクパターンと
して大きな開口径の開口部も設けてある。
【０００７】部分一括電子線露光を行うためには、回路
設計データに基づいて部分一括パターンを作成すること
が必要であって、そのために、データ処理系統が、部分
一括電子線露光装置の一部として、又は部分一括電子線
露光装置とは別の系統として設けられている。データ処
理系統は、図７に示すように、ＩＣ回路の回路設計デー
タからマスクデータと露光データとを作成し、出力す
る。即ち、データ処理系統は、ＩＣ回路の回路設計デー
タをデータ処理して露光データを作成し、電子線描画装
置に出力する。また、ＩＣ回路の回路設計データについ
て部分一括パターン抽出処理を行って部分一括パターン
を抽出し、次いで、抽出した部分一括パターンのパター
ンデータをデータ処理してマスクデータを作成し、マス
ク作成装置に出力している。
【０００８】マスクデータは、抽出した部分一括パター
ンに基づいて転写マスク上にマスクパターンを作成する
ためのデータである。露光データは、電子線描画装置を
使って露光する際に必要なデータであって、チップ内で
のパターン位置を示すデータ、例えば、部分一括パター
ンにあってはウエハ上の露光位置、識別番号、その識別
番号の部分一括パターンがマスク上のどの位置にあるか
等のデータであり、また、可変成形パターンにあって
は、露光位置、大きさ、形状コード等のデータである。
これらは、いずれも、データ処理系統により回路設計デ
ータから自動的に抽出され、作成される。
【０００９】部分一括電子線露光を行う場合、繰り返し
単位（ユニットパターン）を予め定め、これを部分一括
パターンとすれば良いように思われる。しかし、これで
は、回路デザイナーは、初めに決定したユニットパター
ン（繰り返し単位）のパターン形状に拘束されて、回路
設計の自由度が無くなり、半導体装置に所望の特性を与
えるために最適な回路設計を行うことが難しくなる。そ
こで、回路設計の柔軟性を維持するためには、自由に設
計されたパターンの回路設計データから、繰り返し性を
考慮して部分一括パターンを抽出することが必要であ
り、また、効果的に部分一括電子線露光を行うために
は、ショット数が最小数になるように部分一括パターン
を抽出することが必要である。これが、上述した部分一
括パターン抽出処理であって、回路設計データから露光
データを作成する作業と並行して自動的にデータ処理系
統により行われる。
【００１０】部分一括パターンの抽出は、オーバラップ
処理やプロセスマージン処理がなされた回路データにつ
いて行う。部分一括パターンの抽出処理では、先ず、部
分一括パターンの作成可能領域内で、繰り返し性を有す
るパターンを回路データから抽出する。この時点で抽出
されたパターンを候補部分一括パターンとする。候補部
分一括パターンの個数には制約はない。例えば２５６Ｍ
ビットＤＲＡＭにコンタクトホールを設けるときには、
３００個以上となる。候補部分一括パターンの抽出の際
には、各部分一括パターンがチップ内で何回使われる
か、また、その部分一括パターンは何パターンの矩形で
形成されているかを計算する。次いで、予め設定されて
いる基準に従って候補部分一括パターンの優先順位を定
め、実際にマスクに配置できる数だけの部分一括パター
ンが、優先順位の高い候補部分一括パターンから部分一
括電子線露光するパターンとして選択される。
【００１１】選択された部分一括パターンは、優先順位
の高い順に識別番号が付される。続いて、識別番号順に
偏向エリアの中心から配置されて行く。配置された偏向
エリアのパターンがマスク作成データになり、このとき
配置した位置情報が露光データとして与えられる。識別
番号は、言わば、部分一括パターンの認識番号の役目を
果たす。一方、優先順位が低いために、部分一括パター
ンとして選択されなかった候補部分一括パターンは、可
変矩形や三角形の露光データへ逆変換され、可変成形法
により描画される。
【００１２】ここで、実際のＤＲＡＭのメモリセル回路
を転写する際の従来の部分一括パターンについて、更に
詳細に説明する。図１は、下地レイヤの拡散層パターン
の回路設計データ及び描画対象レイヤのゲート電極パタ
ーンの回路設計データに基づいて、それぞれ、拡散層パ
ターン及びゲート電極パターンをレイアウトした図であ
る。本レイアウトは、両端にパッド領域１２、１４を有
するゲート電極１６とその両側に配置された拡散層１８
Ａ、Ｂと、パッド領域１４の下方に延びて、ゲート電極
１６及び拡散層１８Ａ、Ｂと同じパターンが繰り返され
る図示しない部分と、末端パッド領域２０とを有する。
ゲート電極１６の中間点には、回路設計者がゲート電極
パターンを設計した際に設けたユニットパターンの境界
線２２が存在する。即ち、回路設計者は、ゲート電極パ
ターンを、パッド領域１２と境界線２２までのゲート電
極１６の上半分の上側ブロックと、境界線２２からパッ
ド領域１４までのゲート電極１６の下半分とパッド領域
１４の下側ブロックとに区画している。
【００１３】従来の部分一括パターンは、セル回路の構
造の設計データに基づいて、繰り返し数の多い、即ち参
照数の多いパターンを検索しているので、例えば、図８
に示すように、回路設計者のユニットパターンの分割に
従って、ゲート電極１６の長手方向の丁度中間点、即ち
境界線２２でゲート電極１６のパターンを２分割して、
一方を図９（ａ）に示す部分一括パターン６４として、
他方を図９（ｂ）に示す部分一括パターン６６として作
成している。部分一括パターン６４は、パッド領域１２
とゲート電極１６の半分１６Ａを有し、部分一括パター
ン６６は、パッド領域１４とゲート電極１６の半分１６
Ｂとを有する。尚、６８、７０は、部分一括パターン６
４、６６を転写マスク（図示せず）に形成する際の仮想
的領域を確定する仮想的境界線である。部分一括パター
ン６４、６６のパターンデータは、記憶装置（図示せ
ず）に記憶させる。図１に示すレイアウトのうち、部分
一括パターンとして抽出できなかったパターンは、可変
成形法で描画される。
【００１４】
【発明が解決しようとする課題】しかし、従来の抽出法
には挙げるような問題があった。第１には、従来の抽出
法に従って作成した部分一括パターンを使ってウエハ上
に電子線露光によりパターンを転写したとき、厳しい寸
法精度の要求される部位で、所望の寸法精度を満足させ
ることができないという問題があった。例えば上述の例
では、拡散層上のゲート電極パターンが拡散層上でつな
ぎ合わされているため、つなぎ合わせの位置におけるゲ
ート電極幅の寸法が変動し易く、拡散層上のゲート電極
幅の寸法を所望の寸法精度内に収めることが技術的に難
しく、そのためにＤＲＡＭのトランジスタ特性にばらつ
きが発生することが多かった。第２には、繰り返しの参
照数を基準にして部分一括パターンを作成しているの
で、厳しい寸法精度が要求される部位が部分一括パター
ンとして抽出されないという問題であって、そのために
厳しい寸法精度を要求される部位を可変成形で描画せざ
るを得ないことが多かった。
【００１５】そこで、本発明の目的は、パターンを厳し
い寸法精度で転写できるようにした部分一括パターンを
作成する方法を提供することである。
【００１６】
【課題を解決するための手段】本発明者は、上述の問題
を解決するに当たり、部分一括パターンの部位に要求さ
れる厳しい寸法精度は、描画対象のレイヤの部位自体よ
りは寧ろ下地レイヤの特定部位との位置関係及び寸法関
係において要求されることに着目した。例えば、ゲート
電極幅は、ゲート電極の長さ方向全体にわたって高い寸
法精度が必要であることは当然として、特に、拡散層と
の位置関係及び寸法関係において厳しい寸法精度が要求
される。上述の部分一括パターンの例で言えば、相対的
な位置関係及び寸法関係に厳しい精度が要求されるの
は、ゲート電極と拡散層との重複領域でのゲート電極幅
であって、従来の部分一括パターンは、ゲート電極の拡
散層上に位置する中間境界線２２で分割され、露光の
際、そこで相互に接続されているから、転写したパター
ンの寸法精度が位置ずれ等により低下することを見い出
した。そこで、本発明者は、描画対象レイヤの部分一括
パターンを抽出するに際し、下地レイヤのレイアウトを
考慮すべきであることに着目し、本発明を完成するに到
った。
【００１７】上記目的を達成するために、上述の知見に
基づいて、本発明に係る荷電粒子線描画用部分一括パタ
ーンの作成方法は、回路設計データに基づいて、荷電粒
子線描画用の部分一括パターンを作成する方法であっ
て、回路設計データに基づいて部分一括パターンのパタ
ーンデータを作成する際、描画対象レイヤのパターンの
回路設計データと、描画対象レイヤの下地レイヤのパタ
ーンの回路設計データとの間で層間演算を行い、積集合
のパターンを抽出するステップと、積集合のパターンを
部分一括パターンの対象領域とし、部分一括パターンの
データを作成するステップとを有することを特徴とてい
る。
【００１８】本発明方法で、層間演算とは、描画対象レ
イヤのパターンの回路設計データと描画対象レイヤの下
地レイヤのパターンの回路設計データとの間でパターン
の積集合を求める演算を言う。従って、本発明方法で言
う積集合のパターンは、描画対象レイヤのパターンと下
地レイヤのパターンとの間でパターン同士が重なってい
る領域を言う。
【００１９】回路設計データに基づいて部分一括パター
ンを抽出する際、対象領域以外の部分一括パターンの作
成に優先して、対象領域の部分一括パターンのデータを
作成し、対象領域の部分一括パターンを部分一括電子線
露光の際に高い選択優先順位にランクする。
【００２０】本発明方法の好適な実施態様では、部分一
括パターンのデータを作成する際、積集合のパターンを
抽出するステップに続いて、積集合のパターンに加え
て、積集合のパターンに連続する描画対象レイヤのパタ
ーンの一部をマージン領域として含む拡張パターンを部
分一括パターンの対象領域とし、部分一括パターンのデ
ータを作成するステップを有する。また、別法として、
部分一括パターンのデータを作成する際、積集合のパタ
ーンを抽出するステップに続いて、積集合のパターンに
連続する描画対象レイヤのパターンの一部を含むように
下地レイヤのパターンを拡張した拡張パターンを作成す
るステップと、描画対象レイヤのパターンの回路設計デ
ータと、下地レイヤの拡張パターンの回路設計データと
の間で層間演算を行い、第２の積集合のパターンを抽出
するステップと、第２の積集合のパターンを部分一括パ
ターンの対象領域とし、部分一括パターンのデータを作
成するステップとを有する。これにより、部分一括パタ
ーンを転写する際の部分一括転写マスクの位置ずれによ
るパターン寸法精度の低下を防止できる。
【００２１】優先対象領域の部分一括パターンのデータ
を優先して作成し、次いで描画対象レイヤの優先対象領
域に含まれたパターン以外のパターンについて部分一括
パターンのデータを作成する。また、部分一括パターン
として抽出された残りの描画対象レイヤのパターンを可
変成形法により描画するように荷電粒子線描画用のデー
タを作成する。部分一括パターンに識別符号を付して保
存し、かつ描画対象レイヤのパターンの原識別符号及び
下地レイヤのパターンの原識別符号をそれぞれ保存す
る。
【００２２】部分一括荷電粒子線露光では、上述の荷電
粒子線描画用の部分一括パターン作成方法により作成さ
れた部分一括パターンを有する荷電粒子線描画用マスク
を使って露光することにより、ショットの接続が対象領
域外で行われるので、寸法精度の高いパターンをウエハ
上に転写することができる。
【００２３】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施形態例 本実施形態例は、ゲート電極パターンを拡散層レイヤ上
に転写する際に、本発明に係る荷電粒子線描画用の部分
一括パターン作成方法を適用した実施形態の一例であっ
て、図１から図５は本実施形態例を説明するための図で
ある。本実施形態例は、ゲート電極パターンを転写する
ために使用する荷電粒子線描画用の部分一括パターンを
作成する例であって、拡散層のパターンを有するレイヤ
を下地レイヤとし、ゲート電極のパターンを有するレイ
ヤを描画対象レイヤとしている。図１は、下地レイヤの
回路設計データ及び描画対象レイヤの回路設計データに
基づいて、それぞれ、拡散層のパターン及びゲート電極
のパターンをレイアウトした図である。本レイアウト
は、両端にパッド領域１２、１４を有するゲート電極１
６とその両側に配置された拡散層１８Ａ、Ｂと、パッド
領域１４の下方に延びて、ゲート電極１６及び拡散層１
８Ａ、Ｂと同じパターンが繰り返される図示しない部分
と、末端パッド領域２０とを有する。
【００２４】ゲート電極１６の中間点には、回路設計者
がゲート電極パターンを設計した際に設けたユニットパ
ターンの境界線２２が存在する。即ち、回路設計者は、
ゲート電極パターンを、パッド領域１２と境界線２２ま
でのゲート電極１６の上半分の上側ブロックと、境界線
２２からパッド領域１４までのゲート電極１６の下半分
とパッド領域１４の下側ブロックとに区画している。
【００２５】部分一括パターンを作成するには、先ず、
描画対象レイヤであるゲート電極レイヤのゲート電極パ
ターンの回路設計データと下地レイヤである拡散層レイ
ヤの拡散層パターンの回路設計データとの間で層間演算
を行い、図２に示す積集合のパターン２４を抽出する。
ここで、積集合のパターン２４は、拡散層１８Ａ、Ｂを
横断したゲート電極１６の横断部に相当している。
【００２６】次いで、積集合のパターン２４を対象領域
として部分一括パターンのデータを作成する。部分一括
パターンのデータを作成する際、図３に示すように、積
集合のパターン２４を抽出するステップに続いて、積集
合のパターン２４に加えて、積集合のパターン２４の両
境界２６、２８にそれぞれ連続するゲート電極１６のパ
ターンの一部３０、３２をマージン領域として含む拡張
パターンを対象領域とし、対象領域の部分一括パターン
３４のデータを作成する。ここで、３６は、部分一括パ
ターン３４を転写マスク（図示せず）に形成する際の仮
想的領域を確定する仮想的境界線である。
【００２７】以上のステップを経て得た部分一括パター
ン３４は、図４に示すように、仮想的境界線３６内に配
置されている。部分一括パターン３４のパターンデータ
は、記憶装置（図示せず）に記憶させる。
【００２８】部分一括パターン３４のマスクを形成する
には、記憶装置から部分一括パターン３４のパターンデ
ータを読み出し、既知の電子線描画装置等を使ってマス
ク基板にパターンデータに基づいて部分一括パターン３
４の透過孔を設けることにより、転写マスクを形成する
ことができる。尚、このとき仮想的境界線３６は、転写
マスク上で他の部分一括パターンの領域との境界を定め
るために利用される。
【００２９】図１で、部分一括パターン３４を適用でき
ない、例えばパッド領域１４を含むゲート電極１６の上
部分及びパッド領域１６を含むゲート電極１６の下部分
には、別の部分一括パターン（図示せず）を作成する。
また、パッド領域１４の下方部分で部分一括パターン３
４を適用できる部分には、部分一括パターン３４を適用
し、適用できる部分以外の部分で繰り返しパターンが存
在する場合には、上述の同様にして他の形状の部分一括
パターン（図示せず）を作成する。また、部分一括パタ
ーン３４及び他の形状の部分一括パターンを適用できな
い部分、例えば下端のパッド領域２０には、従来と同様
に成形変形法を使用して、パターンを転写する。
【００３０】積集合のパターン２４にマージン領域３
０、３２を設ける別法として、図５に示すように、拡散
層１８Ａ、Ｂのパターンを予め拡張して拡大拡散層４０
Ａ、Ｂのパターンを下地レイヤに設けておく方法もあ
る。この方法では、部分一括パターンのデータを作成す
る際、積集合のパターン２４を抽出するステップに続い
て、図５に示すように、積集合のパターン２４の両境界
２６、２８にそれぞれ連続するゲート電極１６のパター
ンの一部３０、３２を含むように拡散層１８Ａ、Ｂのパ
ターンを拡張して拡大拡散層のパターン４０Ａ、Ｂとし
て、次いで積集合のパターン４２を抽出し、抽出した積
集合のパターン４２をそのまま部分一括パターン４２と
する。
【００３１】従来の部分一括パターンは、前述のよう
に、厳しい寸法精度が要求される、拡散層上のゲート電
極で露光ショットを接続するように作成されている。一
方、本実施形態例では、部分一括パターンは、ゲート電
極パターンのうちの実質的に重要な部分、即ち拡散層１
８Ａ、Ｂを横断するゲート電極領域を一括したブロック
にして作成されている。従って、本実施形態例に従って
形成した転写マスクを使って部分一括荷電粒子線露光を
行い、ゲート電極パターンを拡散層レイヤに転写したと
き、拡散層上のゲート電極領域で露光ショットを接続す
る必要はなく、従って、厳しい許容寸法精度内でゲート
電極パターンを拡散層レイヤ上に正確に転写することが
できる。また、本実施形態例では、部分一括パターン３
４にマージンを含めているので、部分一括転写マスクの
位置決めの際に生じ勝ちな位置ずれを補償することがで
きる。よって、本実施形態例に従って作成した部分一括
転写マスクを使ってゲート電極パターンを転写したＭＯ
ＳＦＥＴは、ゲート電極の寸法精度が高いので、従来の
方法で作成した部分一括パターンを有する部分一括転写
マスクを使ったＭＯＳＦＥＴに比べて、特性のばらつき
が少なく、良好なトランジスタ特性を示す。
【００３２】
【発明の効果】本発明によれば、描画対象レイヤの回路
設計データと描画対象レイヤの下地レイヤの回路設計デ
ータとの間で層間演算を行い、積集合のパターンを抽出
し、積集合のパターンを対象領域として部分一括パター
ンのデータを作成することにより、描画するパターンの
うちの実質的に重要な部分、即ち下地レイヤのパターン
と重複する部分を一括したブロックにして作成してい
る。よって、本発明に係る方法に従って作成した部分一
括パターンに基づく転写マスクを使って部分一括荷電粒
子線露光を行うことにより、描画対象レイヤのパターン
を厳しい寸法精度で正確に下地レイヤ上に転写すること
ができる。従って、本発明方法に従って作成した転写マ
スクを使ってパターンを転写して作製した半導体装置
は、パターンの寸法精度が高いので、従来の方法で作成
した部分一括転写マスクを使った半導体装置に比べて、
特性のばらつきが少なく、良好な特性を示す。
【図面の簡単な説明】
【図１】拡散層のパターン及びゲート電極のパターンを
レイアウトした図である。
【図２】積集合のパターンを示す図である。
【図３】積集合のパターンにマージンを与えた部分一括
パターンを示す図である。
【図４】部分一括パターンを示す図である。
【図５】マージンを有する部分一括パターンを作成する
別法を説明する図である。
【図６】電子線描画装置の構成を示す模式図である。
【図７】電子線描画用のデータを作成する流れを示すブ
ロックフローである。
【図８】従来の部分一括パターンを作成方法を説明する
図である。
【図９】図９（ａ）及び（ｂ）は、それぞれ、従来の方
法で作成した部分一括パターンを示す図である。
【符号の説明】
１２、１４ パッド領域 １６ ゲート電極 １８Ａ、Ｂ 拡散層 ２０ 末端パッド領域 ２２ 境界線 ２４ 積集合のパターン ２６、２８ 境界 ３０、３２ マージン領域 ３４ 部分一括パターン ３６ 仮想的境界線 ４０Ａ、Ｂ 拡大拡散層 ４２ 積集合のパターン ５０ 部分一括電子線露光装置 ５２ 電子銃 ５４ 矩形成形部 ５６ 偏向部 ５８ 部分一括マスク ６０ 部分一括パターン部 ６２ 投影部 ６４、６６ 従来の部分一括パターン ６８、７０ 仮想的境界線

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 回路設計データに基づいて、荷電粒子線
    描画用の部分一括パターンを作成する方法であって、回
    路設計データに基づいて部分一括パターンのパターンデ
    ータを作成する際、 描画対象レイヤのパターンの回路設計データと、描画対
    象レイヤの下地レイヤのパターンの回路設計データとの
    間で層間演算を行い、積集合のパターンを抽出するステ
    ップと、 積集合のパターンを部分一括パターンの対象領域とし、
    部分一括パターンのデータを作成するステップとを有す
    ることを特徴とする荷電粒子線描画用部分一括パターン
    の作成方法。
  2. 【請求項２】 部分一括パターンのデータを作成する
    際、積集合のパターンを抽出するステップに続いて、 積集合のパターンに加えて、積集合のパターンに連続す
    る描画対象レイヤのパターンの一部をマージン領域とし
    て含む拡張パターンを部分一括パターンの対象領域と
    し、部分一括パターンのデータを作成するステップを有
    することを特徴とする請求項１に記載の荷電粒子線描画
    用部分一括パターンの作成方法。
  3. 【請求項３】 部分一括パターンのデータを作成する
    際、積集合のパターンを抽出するステップに続いて、 積集合のパターンに連続する描画対象レイヤのパターン
    の一部を含むように下地レイヤのパターンを拡張した拡
    張パターンを作成するステップと、 描画対象レイヤのパターンの回路設計データと、下地レ
    イヤの拡張パターンの回路設計データとの間で層間演算
    を行い、第２の積集合のパターンを抽出するステップ
    と、 第２の積集合のパターンを部分一括パターンの対象領域
    とし、部分一括パターンのデータを作成するステップと
    を有することを特徴とする請求項１に記載の荷電粒子線
    描画用部分一括パターンの作成方法。
  4. 【請求項４】 優先対象領域の部分一括パターンのデー
    タを優先して作成し、次いで描画対象レイヤの優先対象
    領域に含まれたパターン以外のパターンについて部分一
    括パターンのデータを作成することを特徴とする請求項
    １から３のいずれか１項に記載の荷電粒子線描画用部分
    一括パターンの作成方法。
  5. 【請求項５】 部分一括パターンとして抽出された残り
    の描画対象レイヤのパターンを可変成形法により描画す
    るように荷電粒子線描画用のデータを作成することを特
    徴とする請求項１から４のうちのいずれか１項に記載の
    荷電粒子線描画用の部分一括パターン作成方法。
  6. 【請求項６】 部分一括パターンに識別符号を付して保
    存し、かつ描画対象レイヤのパターンの原識別符号及び
    下地レイヤのパターンの原識別符号をそれぞれ保存する
    ことを特徴とする請求項５に記載の荷電粒子線描画用の
    部分一括パターン作成方法。
  7. 【請求項７】 部分一括パターンが、ＭＯＳＦＥＴを製
    造する際に使用される荷電粒子線描画用の部分一括パタ
    ーンであって、描画対象レイヤがゲート電極のレイヤで
    あり、下地レイヤが拡散層のレイヤであることを特徴と
    する請求項１から６のうちのいずれか１項に記載の荷電
    粒子線描画用の部分一括パターン作成方法。
  8. 【請求項８】 請求項１から７のうちのいずれか１項に
    記載の荷電粒子線描画用の部分一括パターン作成方法に
    より作成された部分一括パターンを有することを特徴と
    する荷電粒子線描画用転写マスク。
JP10293440A 1998-10-15 1998-10-15 荷電粒子線描画用部分一括パターンの作成方法 Pending JP2000124101A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10293440A JP2000124101A (ja) 1998-10-15 1998-10-15 荷電粒子線描画用部分一括パターンの作成方法
US09/417,099 US6277530B1 (en) 1998-10-15 1999-10-13 Method for making partial full-wafer pattern for charged particle beam lithography
KR1019990044789A KR100358616B1 (ko) 1998-10-15 1999-10-15 하전 입자빔 리소그래피용의 부분적 일괄 웨이퍼 패턴 작성 방법 및 전사 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10293440A JP2000124101A (ja) 1998-10-15 1998-10-15 荷電粒子線描画用部分一括パターンの作成方法

Publications (1)

Publication Number Publication Date
JP2000124101A true JP2000124101A (ja) 2000-04-28

Family

ID=17794801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10293440A Pending JP2000124101A (ja) 1998-10-15 1998-10-15 荷電粒子線描画用部分一括パターンの作成方法

Country Status (3)

Country Link
US (1) US6277530B1 (ja)
JP (1) JP2000124101A (ja)
KR (1) KR100358616B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230164A (ja) * 2000-02-18 2001-08-24 Mitsubishi Electric Corp 半導体装置の製造履歴情報搭載方法およびその方法により製造された半導体装置

Also Published As

Publication number Publication date
KR100358616B1 (ko) 2002-10-25
KR20000047535A (ko) 2000-07-25
US6277530B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
US7772575B2 (en) Stencil design and method for cell projection particle beam lithography
US7594216B2 (en) Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
JPH117120A (ja) マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置
Xiao et al. DSA template mask determination and cut redistribution for advanced 1D gridded design
US6560768B2 (en) Circuit pattern design method, circuit pattern design system, and recording medium
US6854105B2 (en) Chip arrangement determining apparatus and method
US7462428B2 (en) Complementary masks and method of fabrication of same, exposure method, and semiconductor device and method of production of same
JPH1140482A (ja) 荷電粒子ビーム直描データ作成方法および描画方法
KR20010051381A (ko) 부분 일괄 전사 노광용 마스크 데이터 작성 방법, 및 노광방법
JP2003017388A (ja) ブロックマスク製造方法、ブロックマスク、および、露光装置
JPH1092708A (ja) 電子線の露光方法
JP2000124101A (ja) 荷電粒子線描画用部分一括パターンの作成方法
JP2008226905A (ja) 電子線描画方法、マスクデータの生成方法及び電子線描画用マスクの形成方法
JPH1069059A (ja) レチクルマスクの作成方法
EP0098177B1 (en) Scanning electron-beam exposure system
JP2007123342A (ja) 半導体装置の製造方法。
JP3206448B2 (ja) 電子ビーム描画装置
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
JP5211635B2 (ja) ダミーチップ露光方法及び半導体集積回路装置の製造方法
JP3544926B2 (ja) 露光データの作成装置、方法および半導体集積回路の製造方法
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP2000269126A (ja) 電子線露光方法及び装置
JPH06181164A (ja) 露光方法及び露光装置
JPS62296422A (ja) 露光方法
KR100285925B1 (ko) 전자선묘화용eb마스크제조방법및eb마스크제조장치