JPWO2002027916A1 - 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 - Google Patents

Abstract

主電源の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路を提供すること。発振回路４０に設けられた静電保護回路２００は、信号路と前記定電圧Ｖｒｅｇ側との間に接続され、信号路に侵入する第１の極性の静電圧をダイオード７２を介してバイパス用定電圧Ｖｒｅｇ側へバイパスさせる第１の静電保護回路部２１０と、前記信号路とアース側との間に接続され、信号路に侵入する第２の極性の静電圧をダイオード７４を介してアース側へバイパスさせる第２の静電保護回路部２２０とを含む。

Description

［技術分野］
本発明は、発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器に関する。
［背景技術］
携帯用の腕時計や電子機器に用いられる前記発振回路は、半導体基板上に構成されたその主要回路部分が、この半導体基板と別の箇所に設けられた水晶振動子と入出力端子を介して接続されていることが多い。このため、入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護するために、前記主要回路部分の入出力端子側には静電保護回路が設けられている。
しかし、従来の回路では、静電保護回路のサージ電圧バイパス用に発振回路駆動用電源を利用していたため、何らかの原因で発振回路の電源電圧に変動が生じると、これが前記静電保護回路の寄生容量値の変動を引き起こし、この結果、発振回路の発振周波数が変動してしまうという問題があった。
［発明の開示］
本発明の目的は、入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護することができ、しかも発振回路の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器を提供することにある。
（１）　前記目的を達成するため、本発明の発振回路は、
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第１の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第２の極性の静電圧を第２の半導体整流素子を介して前記基準電位側へバイパスさせる第２の静電保護回路と、
を含み、
前記バイパス用定電圧は、発振回路の電源電圧とは別に供給される定電圧であることを特徴とする。
また、本発明の発振回路は、
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第１の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第２の極性の静電圧を第２の半導体整流素子を介して前記基準電位側へバイパスさせる第２の静電保護回路と、
を含み、
定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方を発振回路の電源電圧として使用し、他方を前記バイパス用定電圧として使用することを特徴とする。
電子回路では、発振回路の電源とは別に、各種の定電圧が用意されている場合が多く、また、同一電源から、発振回路用の電源電圧と、その電圧変動の影響を受けにくい他の定電圧を生成することもできる。
本発明の発振回路では、静電保護回路を、発振回路用の電源側ではなく、この電源電圧の変動の影響の少ない定電圧側へ接続する構成を採用している。これにより、発振回路用電源の電圧が変動しても、静電保護回路に接続されたバイパス用定電圧が変動することがないため、静電保護回路を構成する半導体整流素子の寄生容量値の変動を効果的に抑制することができる。
このようにして、本発明によれば、発振回路の電源電圧が変動しても、発振周波数が変動することのない発振回路を得ることができる。
ここにおいて、前記静電保護回路に用いられる第１、第２の半導体整流素子としては、例えばダイオードや、バイポーラトランジスタ等を、必要に応じて用いることができる。
（２）また、本発明において、
前記第１の静電保護回路は、
前記発振回路の信号路と主電源との間に接続され、信号路に侵入する第１の極性の静電圧を前記主電源電圧側へバイパスさせる第３の半導体整流素子を含むように形成してもよい。
前記第３の半導体整流素子の寄生容量値は、
前記第１の半導体整流素子の寄生容量値より小さな値に設定してもよい。
特に、第３の半導体整流素子の寄生容量値は、第１の半導体整流素子の寄生容量値に比べ無視できる程度に小さい値に設定してもよい。
このようにすることにより、主電源電圧の変動により、第３の半導体整流素子の寄生容量値が変化した場合でも、これにほとんど影響を受けることなく、さらに安定した発振周波数の発振出力を得ることが可能となる。
また、本発明において、前記各半導体整流素子の寄生容量を、
位相補償用コンデンサの一部または全部として用いてもよい。
このようにすることにより、位相補償用コンデンサの一部又は全部を省略することができ、この結果、さらに回路全体の集積度を高めることが可能となる。
（３）また、本発明の発振回路は、
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第１の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第２の極性の静電圧を第２の半導体整流素子を介して前記基準電位側へバイパスさせる第２の静電保護回路と、
を含み、
前記バイパス用定電圧は、
前記信号路と電源電圧ラインとの間にリーク電流が発生した場合でも、前記リーク電流による前記信号路の電圧変動により、前記第１及び第２の半導体整流素子がオンしない値に設定されたことを特徴とする。
ここにおいて、
前記電源電圧をＶ_ｓｓ、前記半導体整流素子の順方向オン電圧をＶ_Ｆｏｎ、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をＶ_Ｒとすると、
前記バイパス用定電圧Ｖ_ｒｅｇは、前記電源電圧｜Ｖ_ｓｓ｜の動作予定電圧の範囲内で、次式

を満足する値に設定してもよい。
また、前記バイパス用定電圧は、
発振回路の電源電圧として供給される定電圧Ｖ_ｒｅｇ２とは別に供給される定電圧Ｖ_ｒｅｇ１としてもよい。
また前記バイパス用定電圧Ｖ_ｒｅｇ１と、発振回路の電源電圧として供給される定電圧Ｖ_ｒｅｇ２は

の条件を満足するように設定してもよい。
また定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方Ｖ_ｒｅｇ２を発振回路の電源電圧として使用し、他方Ｖ_ｒｅｇ１を前記バイパス用定電圧として使用してもよい。
また、前記バイパス用定電圧として、
温度変化に対する電圧変動が小さな温度特性の定電圧を用いるてもよい。例えば、感温センサを駆動するための定電圧は、温度特性がちいさいため、これをバイパス用定電圧として用いることができる。
また、前記バイパス用定電圧を供給する定電圧供給回路の出力と、前記基準電位との間に、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へ放電させるための放電用半導体整流素子を設けてもよい。
（４）また、本発明の発振回路を用いて、電子回路を形成してもよい。
また、前記電子回路は、発振回路と、前記発振回路の出力に基づいて被駆動部を駆動する駆動回路を含むように形成してもよい。
これにより、発振回路から供給される安定した周波数出力を用いて、良好に動作することができる電子回路を得ることが可能となる。
また、本発明の発振回路又は電子回路を用いて半導体装置を形成してもよい。
すなわち、水晶振動子を用いた発振回路や、この発振回路を用いた電子回路を半導体装置上に形成する場合には、所定回路基板上に形成された発振回路の主要回路部分と、この回路基板と異なるエリアに設けられた水晶振動子とを配線を介して接続する場合が多い。この場合に、水晶振動子と、主要回路部分との接続部分から、サージ電圧等の静電圧がノイズとして主要回路部分に侵入し、回路内部が破壊される恐れがある。
このような場合でも、本発明によれば、回路に侵入するサージ電圧等の静電圧を、静電保護回路を用いて良好に除去することができ、しかも安定した発振出力を用いて回路各部を良好に動作させることが可能な半導体装置を実現することができる。
また、本発明の発振回路又は電子回路を用いて時計を形成してもよい。また、時計は、発振回路と、前記発振回路に基づいて時刻表示をなす時刻表示部とを含むように形成してもよい。
本発明によれば、主電源の電源電圧が変動した場合でも、これに影響を受けることなく正確な計時動作を行うことができる時計を得ることができる。
また、本発明の発振回路又は電子回路を用いて電子機器を形成してもよい。
また、電子機器は、発振回路と、前記発振回路の出力を用いて被駆動部を駆動する駆動回路と、被駆動部とを含むように形成してもよい。
これにより、発振回路の電源電圧が変動した場合でも、これに影響を受けることなく正確な発振出力を生成し、回路各部を動作させることができる電子機器を実現することができる。
特に、本発明の発振回路又は電子回路を用いて形成された時計、電子機器は、交換可能な電池や充電可能な二次電池等を主電源として用いる携帯型の時計や、電子機器として極めて好適なものとなる。
［発明を実施するための最良の形態］
本発明の好適な実施の形態を、本発明をアナログ表示型の腕時計に適用した場合を例に取り詳細に説明する。
（１）全体構成
図１には、この腕時計に用いられる電子回路の一例が示されている。
この腕時計は、図示しない発電機構を内蔵している。使用者が腕時計を装着し腕を動かすと、発電機構の回転錘が回転し、そのときの運動エネルギーにより発電ロータが高速回転され、発電ステータ側に設けられた発電コイル１０から交流電圧が出力される。
この交流電圧が、ダイオード１２で整流され、二次電池１４を充電する。この二次電池１４は、昇圧回路１６及び補助コンデンサ１８と共に主電源２０を構成する。
本実施の形態では二次電池１４の電圧が低くて時計の駆動電圧に満たないときには、昇圧回路１６により二次電池１４の電圧を時計駆動可能な高電圧に変換し、補助コンデンサ１８に蓄電する。そして、この補助コンデンサ１８の電圧を電源電圧Ｖ_ｓｓとして時計回路３０が動作する。
この時計回路３０は、半導体装置として構成されており、この半導体装置に端子を介して接続された水晶振動子４２を用いて予め設定された発振周波数、ここで３２７６８Ｈｚの周波数の発振出力を生成し、この発振出力を分周することにより、一秒毎に極性の異なる駆動パルスを出力するように構成されている。この駆動パルスは、時計回路３０に接続されたステップモータの駆動コイル２２へ入力される。これにより、図示しないステップモータは、駆動パルスが通電される毎にロータを回転駆動し、図示しない時計の秒針、分針、時針を駆動し、時刻をアナログ表示することになる。
（２）水晶発振回路
図２には、本実施の形態の特徴である水晶発振回路４０の具体的な回路構成が示されている。
この水晶発振回路４０は、基本的には、インバータ６０、フィードバック抵抗６２、ドレイン抵抗６４、位相補償用コンデンサ６６、６８を含んで構成され、発振周波数ｆ_ｓの発振出力を、分周及び機能回路８１へ向け出力する。
そして、第１、第２の定電圧発生回路３２−１、３２−２は、主電源２０から供給される電圧Ｖ_ｓｓから第１、第２の定電圧Ｖ_ｒｅｇ１、Ｖ_ｒｅｇ２を生成する。これら第１、第２の定電圧Ｖ_ｒｅｇ１、Ｖ_ｒｅｇ２は、同一電圧でも異なる電圧でもよい。そして、第２の電圧Ｖ_ｒｅｇ２は、発振回路駆動用電源電圧として用いられ、インバータ６０に印加される。
ところで、図１に示す時計回路３０は、図１１に示すように水晶振動子４２を除いて基本的には半導体装置としてのＣＭＯＳ−ＩＣ３００として形成されており、発振回路主要部を構成するＣＭＯＳ−ＩＣ３００と水晶振動子４２は配線３１０を介して接続されている。
すなわち、水晶振動子４２は、入出力端子を介してＣＭＯＳ−ＩＣ３００の内部に構成された水晶発振回路４０の主要回路部に接続されている。従って、この入出力端子から、サージ電圧が入力し内部回路を破壊する恐れがある。
このようなサージ電圧としては、例えば製品組付け時に治具から侵入するサージ電圧や、人間等のオペレータから侵入するサージ電圧などが考えられる。
このため、水晶発振回路４０の内部には静電保護回路２００−１、２００−２が設けられている。
これら各静電保護回路２００−１、２００−２は、各入力端子に接続された信号路毎にそれぞれ設けられている。各静電保護回路２００−１、２００−２は、同一の構成であるため、ここでは一方の静電保護回路２００−１を例にとり説明する。
この静電保護回路２００−１は、抵抗７０と、発振回路の信号路に侵入するマイナス極性の静電圧を第１の半導体整流素子７２を介して選択的にバイパス用定電圧側へバイパスさせる第１の静電保護回路部２１０と、発振回路の信号路に侵入するプラス極性の静電圧を第２の半導体整流素子７４を介して選択的にアース側へバイパスさせる第２の静電保護回路部２２０とを含んで構成されている。
前記抵抗７０は、信号路に直列に接続され、サージ電圧から各整流素子７２、７４を保護するものである。
前記第１、第２の半導体整流素子７２、７４は、ＰＮ接合型のダイオードを用いて構成されている。そして、第１の半導体整流素子７２を構成するダイオードは、定電圧発生回路３２−１の定電圧（Ｖ_ｒｅｇ１）出力端子側に逆方向接続されており、第２の半導体整流素子７４を構成するダイオードは、アース（Ｖ_ＤＤ）側に順方向接続されている。
これにより、外部から侵入したマイナス極性のサージ電圧は、定電圧端子Ｖ_ｒｅｇ１側へバイパスされ、プラス極性のサージ電圧はアース側へバイパスされることになり、半導体回路内部への侵入が防止される。
本実施の形態の特徴は、第１の半導体整流素子７２のバイパス用定電圧として、発振回路の駆動電源の電源電圧Ｖ_ｒｅｇ２が変動してもその電圧の変動しない定電圧Ｖ_ｒｅｇ１を用いたことにある。
図２〜４には、このような定電圧Ｖ_ｒｅｇ１供給の各種の実施の形態が示されている。
まず、図２に示す電子回路について説明する。
本実施の形態の電子回路は、異なる定電圧Ｖ_ｒｅｇ１、Ｖ_ｒｅｇ２を生成する複数の定電圧発生回路３２−１、３２−２を含み、一方の定電圧Ｖ_ｒｅｇ１で感温センサ４００を駆動し、他方の定電圧Ｖ_ｒｅｇ２で水晶発振回路４０を駆動する。
前記感温センサ４００は、電子回路の使用環境の温度を検出し、その検出信号を分周回路及び機能回路８１へ供給する。
ここにおいて、分周回路及び機能回路８１は、水晶発振回路４０の出力を分周する分周回路として機能するとともに、各種の機能回路としても機能するものである。
本実施の形態の水晶発振回路４０の特徴は、第１の静電保護回路２１０が接続されるバイパス用定電圧として、発振回路の駆動用定電圧とは異なる定電圧、具体的には感温センサ４００の駆動用定電圧Ｖ_ｒｅｇ１を用いたことにある。
具体的には、各第１の静電保護回路２００−１，２００−２において、第１の半導体整流素子として機能するｐｎ接合型ダイオード７２、７２は、その一端側が発振回路の信号路側に接続され、他端側が定電圧Ｖ_ｒｅｇ１側へ接続されている。
次に、図３に示す実施の形態について説明する。
本実施の形態は、水晶発振回路４０を駆動する定電圧Ｖ_ｒｅｇ２を生成する定電圧発生回路３２−２と、静電保護回路２００−１，２００−２専用のバイパス用定電圧Ｖ_ｒｅｇ１を生成する定電圧発生回路３２−１とを含む。
水晶発振回路４０は、前記定電圧Ｖ_ｒｅｇ２により駆動される。
各静電保護回路２００−１，２００−２は、第１の半導体整流素子として機能するダイオード７２、７２の一端側が、静電保護回路専用の定電圧Ｖ_ｒｅｇ１側へ接続される。
次に、図４に示す実施の形態について説明する。
本実施の形態の電子回路は、所定の定電圧Ｖ_ｒｅｇ１を生成する定電圧発生回路３２と、この定電圧Ｖ_ｒｅｇ１を分圧し所定の定電圧Ｖ_ｒｅｇ２を生成する分圧回路３３とを含む。
そして、水晶発振回路４０は、前記定電圧Ｖ_ｒｅｇ２を用いて駆動される。
さらに、各静電保護回路２００−１，２００−２は、第１の半導体整流素子として機能するダイオード７２、７２を介して前記定電圧Ｖ_ｒｅｇ１側へ接続されている。
なお、必要に応じて、水晶発振回路４０を前記定電圧Ｖ_ｒｅｇ１を用いて駆動し、前記各静電保護回路２００−１，２００−２を、定電圧Ｖ_ｒｅｇ２側へ接続するような構成を採用してもよい、また、分圧回路３３から複数の定電圧が分圧出力される場合には、前記複数の分圧出力及び前記定電圧Ｖ_ｒｅｇ１のいずれかを水晶発振回路４０の駆動用に用い、残りのいずれかを前記各静電保護回路２００−１，２００−２へ接続するような構成を採用してもよい。また、分圧回路のかわりに、昇圧回路を用いてもよい。
これら図２〜図４に示す構成を採用することにより、主電源２０の電源電圧Ｖ_ｓｓや発振回路の電源電圧Ｖ_ｒｅｇ２が何らかの原因で変動してもこれら、各半導体整流素子７２、７４の寄生容量は変化せず、水晶発振回路４０の発振周波数ｆ_ｓは常に一定の値となる。
以下に、その詳細を説明する。
図５には、前記バイパス用定電圧Ｖ_ｒｅｇ１と、電源電圧Ｖ_ｓｓの関係が示されている。主電源から供給される電源電圧Ｖ_ｓｓ（本実施の形態では負の値をとる）の絶対値は、常に定電圧発生回路３２から出力される定電圧Ｖ_ｒｅｇ１（本実施の形態では負の値をとる）の絶対値より大きな値をもつ。しかし、この電源電圧Ｖ_ｓｓは、負荷の変動や、主電源２０の充電状態等により図５に示すように変動することが多い。
これに対し、定電圧発生回路３２から出力される定電圧Ｖ_ｒｅｇ１は、この主電源の電圧Ｖ_ｓｓの影響が少なく、既に一定の電圧となる。
以下に、第１の半導体整流素子７２を、従来のように、容量の大きな主電源２０の電圧Ｖ_ｓｓ側へ接続する場合に発生する問題を説明する。
主電源２０の電圧Ｖ_ｓｓが変動すると、半導体で構成される第１、第２の半導体整流素子７２、７４の寄生容量の値が変動する。
ＩＣ内部のＰＮ接合で作られている半導体整流素子７２、７４、特にダイオー

ドのＰ、Ｎ接合部分の寄生静電容量Ｃは、通常次式で表される。
同式から、電源電圧Ｖ_Ａ＝Ｖ_ｓｓが変化すると、この寄生容量Ｃが変化することが理解される。
そして、この寄生容量Ｃが変化すると、結果的に発振回路４０の発振周波数ｆ_ｓも変動してしまう。以下にこれをより詳細に説明する。
（２−１）発振周波数の変動対策
図６（Ａ）には、発振回路４０の等価回路が示されている。
図６（Ｂ）には、水晶振動子４２、図６（Ｃ）にはその等価回路が示されている。
この図６（Ｃ）に示す等価回路を用いると、図６（Ａ）に示す発振回路４０は、図６（Ｄ）に示す回路として表される。
そして、この図６Ｄの等価回路で表されるＬＣ発振回路（発振回路４０）の発振周波数ｆ_ｓは、次式で表される。

この式から、発振回路の内部容量Ｃ_Ｇ′が変わると、発振周波数ｆ_ｓが変動することがわかる。すなわち、前記数２には、第１、第２の半導体整流子７２、７４の寄生容量値Ｃ_ＶＤＤ、Ｃ_ＶＳＳが含まれるため、これらの値が変化すると、発振周波数ｆ_ｓが変動してしまう。
これに対し、本実施の形態では、前記第１の半導体整流素子７２を、電圧が変動しない定電圧Ｖ_ｒｅｇ１に接続している。このため、電源電圧Ｖ_ｓｓの変動の影響を受けることなく、水晶発振回路４０は常に一定周波数ｆ_ｓの発振出力を生成することが可能となる。
さらに、このような構成とすることにより、前記第１及び第２の半導体整流素子７２、７４の寄生容量の値は常に一定の値となる。従って、この寄生容量の値を積極的に、位相補償用コンデンサ６６、６８として活用することができる。これにより、図２〜４に示す位相補償用コンデンサ６６、８８の容量値を小さなものとすることができ、または場合によっては、これらのコンデンサ６６、８８を、省略することもできる。
このようにすることにより、水晶発振回路４０の部品点数を低減し、その集積度を高めることが可能となる。
また、本実施の形態によれば、第１及び第２の半導体整流素子７２、７４の寄生容量を、前記位相補償用コンデンサ６６、６８の一部または全部として活用することにより、半導体整流素子７２、７４自体の寄生容量値を大きなものとすることができる。
すなわち、前記位相補償用コンデンサ６６、６８と、ダイオード７２、７４とを全く別に設ける場合には、水晶発振回路４０全体の容量を少なくし、その消費電力を低減するという観点から、ダイオード７２、７４は、寄生容量が小さなものを用いる必要がある。この場合には、この寄生容量値に応じて、静電破壊耐性も低下する。
これに対し本実施の形態では、半導体整流素子７２、７４の寄生容量を前記位相補償用のコンデンサとして積極的に活用することにより、半導体素子として寄生容量値の大きなものを用いることができる。この結果、素子７２、７４自体の静電破壊耐性を高め、回路全体の静電保護能力を高めることが可能となる。
（３）他の実施の形態
図７には、本発明の他の一例が示されている。この実施の形態の静電保護回路では、第３の半導体整流素子７８を用い、これを主電源Ｖ_ｓｓに逆方向接続することを特徴とする。これにより、容量の大きな主電源２０側へサージ電圧のバイパス回路を構成することができるため、静電保護回路２００の静電破壊耐性をさらに高めることができる。
なお、この場合には電源電圧Ｖ_ｓｓの変動の影響を受けて、第３の半導体整流素子７８の寄生容量値が変動する。このため、第３の半導体整流素子７８の寄生容量値に比べ、第１の半導体整流素子７２の寄生容量値を一桁から二桁程度大きく設定することで、第３の半導体整流素子７８の寄生容量値の変動量が、第１の半導体整流素子７２及び第３の半導体整流素子７８の合成寄生容量値の変動量に対して数パーセント程度の影響に収まるようにすることが望ましい。これにより、回路全体の静電容量の値を常に安定したものとし、より安定した発振出力を得ることができる。
（４）従来技術との対比
図８には、半導体整流素子７２を主電源Ｖ_ｓｓ側へ接続した従来の静電保護回路の一例が示されている。図８に示す従来例では、電源電圧Ｖ_ｓｓの変動する主電源に接続された第１の半導体整流素子７２は、寄生容量値Ｃ_ＶＳＳが変動する素子として回路的に表現される。
ここで、従来の静電保護回路を用いた水晶発振回路の一例について、周波数偏差の検討を以下に述べるように行った。
図８の従来回路では、発振回路４０のゲート６０を構成するトランジスタのゲート端子及びドレイン端子から見た、静電保護回路２００を含むＩＣ（半導体装置）の内部回路の合成容量であるＣ_Ｇ、Ｃ_Ｄの実測データは、次式で示す値となった。ここにおいて、抵抗６２の抵抗値Ｒ_ｆは極めて大きいため、次式に示すＣ_Ｇの値からはＣ_ＤＯの値は省略し、Ｃ_Ｄの値からはＣ_ＧＯの値は省略する。

この従来回路において、電源電圧Ｖ_ｓｓが１．１ボルトから２．４ボルトへ変動したとき、第１の半導体整流素子７２の寄生容量値Ｃ_ＶＳＳの変動量はΔＣ_ＶＳＳ＝０．０７（ＰＦ）であった。
次に、この寄生容量値の変動量が、水晶発振回路４０の静電容量全体に占める割合の検討を行う。
まず、数３に示すＣ_Ｇに対する静電保護回路２００−２の寄生容量値の変動量の比を求めると、その値は次式で示すようになる。

また、数３に示すＣ_Ｄに対する静電保護回路２００−１の寄生容量値の変動量の比を求めると、その値は次式で示すようになる。

ここで、Ｃ_ＧＰ、Ｃ_ＤＰは、発振回路４０の配線容量値をそれぞれ表すものである。
このような寄生容量値の変動量から、発振回路の周波数偏差の値を求めると、その値は（ｄｆ／ｄｖ）＝３（ＰＰＭ）となる。これを月差に換算すると、８秒程度となる。例えば時計に許容される月差が１５秒程度の場合には、この１５秒のうち８秒が寄生容量値の変動によって引き起こされるということは到底許容されるものではない。
これに対し、図２〜４に示すよう、第１の半導体整流素子７２を、電圧が変動しない電源Ｖ_ｒｅｇ１へ接続することにより、このような寄生容量値の変動分はほとんど無視できるようになり、水晶発振回路４０自体の発振周波数の周波数偏差も、従来回路に比べ無視できる程度に改善することができる。
また、同様な検証を、図７に示す他の実施の形態の静電保護回路を用いた水晶発振回路４０について行った。図９は、この静電保護回路の等価回路図である。この場合には、第３の半導体整流素子７８が、寄生容量値Ｃ_ＶＳＳが変化する素子となる。
図９に示す回路においても、第３の半導体整流素子７８の寄生容量値は、第１の半導体整流素子７２の寄生容量値に比べ十分小さく成形されているため、その寄生容量値Ｃ_ＶＳＳが変動した場合でも、回路全体の周波数偏差を図８に示す静電保護回路を用いた場合に比べ大幅に少なくできる。
（５）静電保護回路に接続するバイパス用定電圧Ｖ_ｒｅｇ１の実施の形態
５−１：第１の実施の形態
静電保護回路２００−１に接続するバイパス用定電圧Ｖ_ｒｅｇ１は、発振回路４０の信号路と電源電圧Ｖ_ｓｓのラインとの間にリーク電流が発生した場合でも、前記リーク電流に起因する前記信号路の電圧変動により、前記第１及び第２の半導体整流素子７２、７４がオンしない値に設定する。
例えば、図１２に示すように、前記電源電圧をＶ_ｓｓ、前記半導体整流素子７２、７４の順方向オン電圧をＶ_Ｆｏｎ、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をＶ_Ｒとすると、前記バイパス用定電圧｜Ｖ_ｒｅｇ｜は、前記電源電圧｜Ｖ_ｓｓ｜の動作予定電圧の範囲内（例えば、１．２〜２Ｖの範囲内）で、次式

を満足する値に設定する。
これにより、発振回路４０の信号路と電源電圧Ｖ_ｓｓラインとの間にリーク電流が発生した場合でも、これに影響されることなく、安定した発振を維持することができる。以下にその詳細を説明する。
前記実施の形態では、定電圧発生回路３２−１と３２−２とを別々に形成し、静電保護回路２００−１、２００−２に接続されるバイパス用定電圧Ｖ_ｒｅｇ１と、発振回路４０に供給される定電圧Ｖ_ｒｅｇ２とを別々に形成する場合を例にとり説明した。ここでは説明を簡単にするために、両定電圧発生回路３２を同一の回路として形成し、静電保護回路２００−１、２００−２と発振回路４０とに同一の定電圧Ｖ_ｒｅｇを提供する場合を想定して説明する。
本実施の形態の回路において、静電保護回路２００−１、２００−２に接続するバイパス用定電圧Ｖ_ｒｅｇ１は、発振回路４０の入出力端子７１−１，７１−２と、電源電圧Ｖ_ｓｓのライン７３間に、湿度等の環境変化に起因してリーク電流が発生した場合でも、発振回路４０の発振動作が停止しない値に設定することが好ましい。
すなわち、静電保護回路２００−１，２００−２が付加されている発振回路４０の入出力端子７１−１，７１−２と、電源電圧Ｖ_ｓｓライン７３の間には、湿度などの環境変化に応じてリーク電流が発生することがある。
このリーク電流は、図１１に示すように、ＩＣを回路基板に実装した場合に、湿度等の環境変化によって回路基板の絶縁抵抗が低下し、発生するものである。具体的には、図１１に示す回路基板において、発振回路の入出力端子に接続される回路基板の配線パターン３１０と、電源電圧Ｖ_ｓｓの配線パターン（電源電圧ライン）との間の絶縁抵抗が低下し発生するものである。特に、この回路基板の材質がポリイミドの場合に、この現象は顕著に発生する。
図１２は、発振回路４０の入出力端子７１−１，７１−２と、電源電圧Ｖ_ｓｓのライン７３の間にリーク電流が発生したときの等価回路を表す。
リーク電流が発生すると、静電保護回路２００−１，２００−２を形成している半導体整流素子Ｄ２（７２）には、次式で示す順方向電圧Ｖ_Ｆが印加される（静電保護回路２００−１、２００−２の抵抗ｒによる電圧降下は小さいため無視する）。

このとき、前記半導体整流素子７２，７４がオンする順方向オン電圧をＶ_Ｆｏｎとする。この順方向オン電圧は、通常０．６Ｖ程度となる。順方向電圧Ｖ_Ｆが、この順方向オン電圧以上の値となると、半導体整流素子Ｄ２がオンし、順方向電流が流れる。
このため、順方向電圧Ｖ_Ｆは、Ｖ_Ｆｏｎ以下の値に設定する。

（電源電圧の極性がＶ_ｓｓを基準電位としてプラス電源Ｖ_ＤＤの場合は、半導体整流素子Ｄ１に順方向電流が流れる。）
この順方向電流が流れると以下の不具合が発生する。
・定電圧Ｖ_ｒｅｇが電源電圧_Ｖｓｓ側（絶対値で大）へ変動してしまう。
・定電圧Ｖ_ｒｅｇが変動する為、静電保護回路部の半導体整流素子に寄生する容量値が変動し周波数電圧偏差が大きくなる。
・定電圧Ｖ_ｒｅｇが電源電圧Ｖ_ｓｓ側（絶対値で大）へ変動する事により、発振回路の消費電流が増大する。
・半導体整流素子Ｄ２が完全にＯＮ状態となると、発振回路の発振が停止する。
このような不具合を発生させないよう、具体的には半導体整流素子Ｄ２をオンさせないように、静電保護回路２００−１、２００−２が接続されるバイパス用定電圧Ｖ_ｒｅｇは、上記（数６）と（数７）を満足する値に設定する必要がある。
ここで、充電式時計の場合は、電源電圧Ｖ_ｓｓが−２Ｖ程度となるので、前記（数６）、（数７）を満足する定電圧Ｖ_ｒｅｇは、次式で与えられることとなる。すなわち、前記不具合を発生させないためには、バイパス用定電圧Ｖ_ｒｅｇを、次式を満足するように設定する必要がある。
より具体的には、発振回路が動作できる電源電圧Ｖ_ｓｓの電圧範囲としての動作予定範囲内（例えば１．２〜２Ｖの範囲内）で、次式を満足するようにバイパス用定電圧Ｖ_ｒｅｇの値を設定する必要がある。

以上の構成を採用することにより、本実施の形態によれば、発振回路４０の信号（例えば入出力端子７１−１，７１−２）と電源電圧Ｖ_ｓｓのライン７３との間にリーク電流が発生した場合でも、このリーク電流に起因する発振回路４０の信号路（入出力端子７１−１，７１−２）の電圧変動により、半導体整流素子７２がオンすることはない。この結果、前記リーク電流の発生があった場合でも、発振回路を安定して発振させることが可能となる。
なお、以上は、電源電圧Ｖ_ｓｓの極性が基準電位に対してマイナス極性の場合を例に取り説明したが、これとは逆に、電源電圧の極性が、基準電位に対してプラス極性の場合にも本発明を同様に適用することができる。このような場合でも、基準電位をＶ_ｓｓとし、バイパス用定電圧Ｖ_ｒｅｇを、電源電圧Ｖ_ＤＤの動作予定範囲内において、前記（数８）を満足するように設定することにより、半導体整流素子Ｄ１（７４）がオンして順方向電流が流れるという事態の発生を防止し、発振回路を安定して駆動することが可能となる。（この場合、数８のＶ_ｓｓはＶ_ＤＤとなる。）
また、前述したように、発振回路４０の定電圧Ｖ_ｒｅｇ２と、静電保護回路２００−１、２００−２のバイパス用定電圧Ｖ_ｒｅｇ１とを、共通の定電圧発生回路３２を用いて同一の定電圧とすると、発振回路４０の低消費電流化をねらい発振回路４０の駆動用定電圧を小さく設定することができなくなるという問題が発生する。
すなわち、静電保護回路２００−１、２００−２のバイパス用定電圧Ｖ_ｒｅｇ１と発振回路４０の駆動用定電圧Ｖ_ｒｅｇ２とを同一とすると、（数８）のＶ_Ｒを大きくしない限り、つまり、絶縁抵抗が大きい回路基板を使用しない限り、発振回路４０の低消費電流化を狙い定電圧Ｖ_ｒｅｇ２を小さく設定する事ができなくなる。
このような問題を解決するために、バイパス用定電圧Ｖ_ｒｅｇ１は、発振回路４０の駆動予定電圧Ｖ_ｒｅｇ１とは別の定電圧として設定することが好ましい。具体的には、図２〜４に示すように、それぞれ別の定電圧発生回路３２−１，３２−２を用い、バイパス用定電圧Ｖ_ｒｅｇ１と、発振回路駆動用定電圧Ｖ_ｒｅｇ２とをそれぞれ別々に生成することが好ましい。そして、定電圧発生回路３２へ供給するバイパス用定電圧Ｖ_ｒｅｇ１を、上記（数８）を満足するように設定し、さらに発振回路４０の駆動用として供給する定電圧Ｖ_ｒｅｇ２を、発振回路４０の低消費電力化に最適となるように絶対値の小さな値に設定することが好ましい。このようにすることにより、発振回路４０の低消費電流、低消費電力化と、発振回路４０の発振周波数の安定性を両立させることが可能となる。
すなわち、定電圧発生回路３２−１の出力Ｖ_ｒｅｇ１を上記（数８）を満足するように設定し静電保護回路２００−１、２００−２へ接続する。そして、定電圧発生回路３２−２の出力Ｖ_ｒｅｇ２を発振回路４０の低消費電流化に最適となるように絶対値で小さく設定し発振回路４０へ接続する。こうする事で、発振回路４０の低消費電流化と発振回路４０の発振周波数安定性を両立させる事が可能となる。
また、複数の定電圧発生回路がある場合、静電保護回路の定電圧と発振回路の定電圧を別設定とすることにより、静電気印加時の放電電流による過渡的な定電圧変動の影響を発振回路に与えないようにすることもできる。
但し、静電保護回路２００−１，２００−２のバイパス用定電圧Ｖ_ｒｅｇ１と発振回路４０の駆動用定電圧Ｖ_ｒｅｇ２は、以下の（数９）の条件を満足する必要がある。（（数９）を満足しないと発振回路が通常発振している時、発振出力がＶ_ｒｅｇ２レベルになる毎に半導体整流素子Ｄ２に順方向電流が流れてしまうからである。）

すなわち、図２〜図４に示すように、バイパス用定電圧Ｖ_ｒｅｇ１を、発振回路４０の電源電圧として供給される定電圧Ｖ_ｒｅｇ２とは別に供給される定電圧として生成する場合には、前記バイパス用定電圧Ｖ_ｒｅｇ１と、発振回路４０の駆動用定電圧Ｖ_ｒｅｇ２とは、前記（数９）の条件を満足するように設定する。これにより、発振回路の低消費電流化と、発振周波数の安定性という２つの課題を達成することが可能となる。
以上説明したように、本実施の形態では、静電保護回路２００−１、２００−２と発振回路４０とに同一の定電圧Ｖ_ｒｅｇを提供してもよく、また、発振回路の低消費電流化のために、前述したように別々に設定されたバイパス用定電圧Ｖ_ｒｅｇ１と駆動用定電圧Ｖ_ｒｅｇ２とを提供してもよい。
５−２：第２の実施例
また、本発明の回路に用いられるバイパス用定電圧Ｖ_ｒｅｇ１は、温度変化に対する電圧変動が小さな温度特性の定電圧を用いることが好ましい。以下にその詳細を説明する。
発振回路４０の駆動用定電圧Ｖ_ｒｅｇ２は、図１３に示すように、発振回路４０の発振停止電圧Ｖ_ｓｔｏの温度特性と傾きが等しくなるように設定する。
これは、発振回路４０の動作保証温度範囲において、発振回路４０の発振が停止しないように（数１０）の条件を満足し、しかも発振回路４０の低消費電流化のため極限まで定電圧Ｖ_ｒｅｇ２を発振停止電圧付近まで近づけた小さな値に設定するためである。

このことは、発振回路４０の発振停止電圧Ｖ_ｓｔｏの温度特性が大きい場合には、発振回路４０の駆動用定電圧Ｖ_ｒｅｇ２の温度特性も同様に大きくなることを意味する。
従って、発振駆動用定電圧Ｖ_ｒｅｇ２を、静電保護回路２００のバイパス用定電圧Ｖ_ｒｅｇ１として使用すると、静電保護回路２００の半導体整流素子の寄生容量も温度変化により大きく変動する。これに伴い、発振回路４０の発振周波数も変動してしまうため、発振回路の発振安定性が低下するという問題が発生する。
このため、本実施の形態の回路では、図２〜図４に示すように発振回路駆動用の定電圧Ｖ_ｒｅｇ２と、静電保護回路２００のバイパス用定電圧Ｖ_ｒｅｇ１とを異なる定電圧として生成する。そして、しかも前記バイパス用定電圧Ｖ_ｒｅｇ１として、発振回路の駆動用定電圧Ｖ_ｒｅｇ２と比べて温度特性の小さな定電圧を用いる。このように、バイパス用定電圧Ｖ_ｒｅｇ１として、温度特性の小さな定電圧を用いることにより、発振回路４０の動作保証温度範囲での静電保護回路２００の半導体整流素子の寄生容量変動が抑制でき、発振回路４０の発振周波数の安定性を向上させることが可能となる。
なお、上記温度特性の小さなバイパス用定電圧Ｖ_ｒｅｇ１としては、例えば図２に示すように、感温センサ４００の駆動用定電圧Ｖ_ｒｅｇ１を使用することが好ましい。このような感温センサ４００用の駆動用定電圧Ｖ_ｒｅｇ１は、周囲の温度変化の影響を受けることなく温度を正確に測定するために、温度特性の傾きが１ｍｖ／℃以下の傾きとなるように設定されている。このため、周囲の温度の変動があった場合でもその電圧はほとんど変化することはない。
図１４には、温度特性の傾きが小さな、感温センサ駆動用定電圧Ｖ_ｒｅｇ１を生成するための定電圧発生回路の一例が示されている。
この定電圧発生回路３２−１において、Ｉ２６２及び、Ｉ２６３のＮ_ｃｈトランジスタは同一サイズで構成してあり、Ｉ２６２及び、Ｉ２６３の各トランジスタの電流増幅率は

となる。又、Ｉ２６２はデプレッション型、Ｉ２６３はエンハンスメント型であり、閾値電圧は

となる。この場合、定電圧発生回路３２−１の出力Ｖ_ｒｅｇ１は以下の式のようになり、Ｉ２６２及び、Ｉ２６３の閾値電圧差をもつ定電圧Ｖ_ｒｅｇ１が生成される。

トランジスタＩ２６２及び、Ｉ２６３の閾値電圧は同一の温度特性を持つため、閾値電圧差は変化せず、温度に依存しない定電圧Ｖ_ｒｅｇ１が生成される事になる。
但し、静電保護回路の定電圧Ｖ_ｒｅｇ１と発振回路の定電圧Ｖ_ｒｅｇ２は上記（数８）（数９）の条件を満足する必要がある。
５−３：第３の実施の形態
図１５に示すように、例えば、本実施の形態の回路に負の極性の静電圧が印加された場合を想定すると、この負の極性の静電気を静電保護回路（第１の半導体整流素子）２００を介してバイパス用定電圧Ｖ_ｒｅｇ１側へ放電させるための放電経路１０００が形成される。
このため本実施の形態の回路において、定電圧を供給する複数の定電圧発生回路３２が存在する場合には、定電圧駆動領域（定電圧駆動されている回路全体の規模）の大きい方の定電圧発生回路３２の定電圧を、静電保護回路用のバイパス用定電圧Ｖ_ｒｅｇ１として使用することが好ましい。以下にその詳細を説明する。
図１５において、Ｄ３は、定電圧発生回路３２により定電圧駆動される回路全体（静電保護回路２００を除く）の等価回路を概略的に表したものである。定電圧駆動される回路は、基本的には半導体で構成されるため、同図に示すように寄生ダイオードＤ３として等価的に表されることになる。
上記定電圧駆動される回路の数が多くなるほど、前述したように等価的に表される寄生ダイオードＤ３の容量も大きなものとなる。
ここで、定電圧駆動される回路の数が多くなり、寄生ダイオードＤ３の容量が大きなものとなることを、定電圧駆動領域が大きくなるという。前記半導体整流素子Ｄ３は、定電圧駆動領域にできる寄生ダイオードを表す。
そして、負の極性の静電気が印加された場合、寄生ダイオードＤ３の雪崩現象を利用して前記放電経路１０００が生成されることになる。
このとき、前述したように、定電圧駆動される回路規模、具体的には定電圧駆動領域が大きい場合には、等価回路として表現される図１５に示す寄生ダイオードＤ３の面積が大きくなり、その放電能力が高まり、この結果、寄生ダイオードＤ３の耐静電気特性も良好なものとなる。
以上の理由から、複数の定電圧発生回路３２から供給される定電圧が存在する場合には、前記バイパス用定電圧Ｖ_ｒｅｇ１としては、定電圧駆動領域（定電圧駆動されている回路規模）の大きい方の定電圧を用いることが好ましい。
又、耐静電気特性を向上させる為、寄生ダイオードＤ３とは別に、定電圧発生回路３２に対し、意図的に半導体整流素子Ｄ４を並列に接続し、これを前記放電回路１０００の一部とする構成を採用してもよい。
尚、この場合でも、静電保護回路２００のバイパス用定電圧Ｖ_ｒｅｇ１と発振回路４０の駆動用定電圧Ｖ_ｒｅｇ２は上記（数８）（数９）の条件を満足する必要がある。
５−４：第４の実施例
本案件の実施の形態はプラス電源Ｖ_ＤＤを基準電位とし、電源電圧Ｖ_ｓｓ及び定電圧Ｖ_ｒｅｇはマイナスの極性のものとして説明したが、本発明はマイナス電源Ｖ_ｓｓを基準電位とし、電源電圧Ｖ_ＤＤ及び定電圧Ｖ_ｒｅｇをプラスの極性で構成したものみ対しても適用できる。
（６）その他
なお、前記各実施の形態では、半導体整流素子として、ダイオードを用いるものを例にとり説明したが、これ以外にも必要に応じ各種の半導体整流素子を用いて保護回路を形成することができる。例えば図１０に示すように、バイポーラトランジスタを半導体整流素子として用いて静電保護回路を形成してもよい。
また、前記実施の形態では、本発明を携帯用の腕時計に適用する場合を例にとり説明したが、本発明の発振回路と静電保護回路は、これ以外にも、例えば各種電子機器、例えば携帯電話、携帯用のコンピュータ端末等の各種電子機器における基準信号源として用い、この基準信号源の出力信号に基づいて各電子機器の駆動部（回路）を駆動するように適用してもよい。
【図面の簡単な説明】
図１は、本発明が適用された腕時計用の電子回路の一例を示すブロック図である。
図２は、図１に示す電子回路の時計回路部分の一例を示すブロック図である。
図３は、時計回路部分の他の実施の形態を示すブロック図である。
図４は、時計回路部分の他の実施の形態を示すブロック図である。
図５は、本実施の形態の回路で用いられる２種類の電源の電圧変動の様子を示す説明図である。
図６は、同図（Ａ）は図２の水晶発振回路の等価回路図、同図（Ｂ）は水晶振動子の説明図、同図（Ｃ）は水晶振動子の等価回路図、同図（Ｄ）は水晶振動子の等価回路を考慮して作成された同図（Ａ）の等価回路図である。
図７は、他の静電保護回路の説明図である。
図８は、従来用いられた静電保護回路の説明図である。
図９は、図７に示す静電保護回路の等価回路図である。
図１０は、他の種類の半導体素子を用いて構成された静電保護回路の説明図である。
図１１は、基板上における水晶振動子と発振回路主要部を構成するＣ−ＭＯＳ−ＩＣとの配置の説明図である。
図１２は、発振回路の信号路と電源電圧ラインとの間にリーク電流が発生した場合の等価回路図である。
図１３は、発振回路の動作保証温度範囲における発振停止電圧と発振駆動用定電圧との温度特性を示す説明図である。
図１４は、感温センサ駆動用の定電圧発生回路の概略説明図である。
図１５は、負の極性の静電気が印加された場合における放電経路の説明図である。

Claims (19)

1. 発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第１の静電保護回路と、
   前記信号路と基準電位側との間に接続され、信号路に侵入する第２の極性の静電圧を第２の半導体整流素子を介して前記基準電位側へバイパスさせる第２の静電保護回路と、
   を含み、
   前記バイパス用定電圧は、
   発振回路の電源電圧とは別に供給される定電圧であることを特徴とする発振回路。
2. 請求項１において、
   定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方を発振回路の電源電圧として使用し、他方を前記バイパス用定電圧として使用することを特徴とする発振回路。
3. 請求項１、２のいずれかにおいて、
   前記第１の静電保護回路は、
   前記発振回路の信号路と主電源との間に接続され、信号路に侵入する第１の極性の静電圧を前記主電源電圧側へバイパスさせる第３の半導体整流素子を含むことを特徴とする発振回路。
4. 請求項３において、
   前記第３の半導体整流素子の寄生容量値は、
   前記第１の半導体整流素子の寄生容量値より小さな値に設定されたことを特徴とする発振回路。
5. 請求項１の発振回路と、前記発振回路の出力に基づいて被駆動部を駆動する駆動回路を含むことを特徴とする電子回路。
6. 請求項１の発振回路と、前記発振回路を装着する回路基板とを含むことを特徴とする半導体装置。
7. 請求項１の発振回路と、前記発振回路に基づいて時刻表示をなす時刻表示部とを含むことを特徴とする時計。
8. 請求項１の発振回路と、前記発振回路の出力を用いて被駆動部を駆動する駆動回路と、被駆動部とを含むことを特徴とする電子機器。
9. 発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第１の静電保護回路と、
   前記信号路と基準電位側との間に接続され、信号路に侵入する第２の極性の静電圧を第２の半導体整流素子を介して前記基準電位側へバイパスさせる第２の静電保護回路と、
   を含み、
   前記バイパス用定電圧は、
   前記信号路と電源電圧ラインとの間にリーク電流が発生した場合でも、前記リーク電流による前記信号路の電圧変動により、前記第１及び第２の半導体整流素子がオンしない値に設定されたことを特徴とする発振回路。
10. 請求項９において、
    前記電源電圧をＶ_ｓｓ、前記半導体整流素子の順方向オン電圧をＶ_Ｆｏｎ、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をＶ_Ｒとすると、
    前記バイパス用定電圧Ｖ_ｒｅｇは、前記電源電圧｜Ｖ_ｓｓ｜の動作予定電圧の範囲内で、次式
    

    

    を満足する値に設定されることを特徴とする発振回路。
11. 請求項９、１０のいずれかにおいて、
    前記バイパス用定電圧は、
    発振回路の電源電圧として供給される定電圧Ｖ_ｒｅｇ２とは別に供給される定電圧Ｖ_ｒｅｇ１であることを特徴とする発振回路。
12. 請求項１１において、
    前記バイパス用定電圧Ｖ_ｒｅｇ１と、発振回路の電源電圧として供給される定電圧Ｖ_ｒｅｇ２は
    

    

    の条件を満足するように設定されることを特徴とする発振回路。
13. 請求項９において、
    定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方Ｖ_ｒｅｇ２を発振回路の電源電圧として使用し、他方Ｖ_ｒｅｇ１を前記バイパス用定電圧として使用することを特徴とする発振回路。
14. 請求項９において、
    前記バイパス用定電圧として、
    温度変化に対する電圧変動が小さな温度特性の定電圧を用いることを特徴とする発振回路。
15. 請求項９において、
    前記バイパス用定電圧を供給する前記定電圧供給回路の出力と、前記基準電位との間に、信号路に侵入する第１の極性の静電圧を第１の半導体整流素子を介してバイパス用定電圧側へ放電させるための放電用半導体整流素子を設けることを特徴とする発振回路。
16. 請求項９の発振回路と、前記発振回路の出力に基づいて被駆動部を駆動する駆動回路を含むことを特徴とする電子回路。
17. 請求項９の発振回路と、前記発振回路を装着する回路基板とを含むことを特徴とする半導体装置。
18. 請求項９の発振回路と、前記発振回路に基づいて時刻表示をなす時刻表示部とを含むことを特徴とする電子時計。
19. 請求項９の発振回路と、前記発振回路の出力を用いて被駆動部を駆動する駆動回路と、被駆動部とを含むことを特徴とする電子機器。

Images