JPS648485B2 - - Google Patents
Info
- Publication number
- JPS648485B2 JPS648485B2 JP1575283A JP1575283A JPS648485B2 JP S648485 B2 JPS648485 B2 JP S648485B2 JP 1575283 A JP1575283 A JP 1575283A JP 1575283 A JP1575283 A JP 1575283A JP S648485 B2 JPS648485 B2 JP S648485B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- shift register
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010363 phase shift Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、デジタル集積回路の入力段に付加す
る入力ノイズフイルタに関する。
る入力ノイズフイルタに関する。
極めて強いノイズ環境下で使用する電子機器
（例えば自動車用コンピユータ）のデジタル化が
近年盛んである。この場合デジタルICの入力端
子の中には、ノイズが混入するとシステム全体に
悪影響を及ぼすものが少なくない。例えば回転同
期制御では回転数クロツクを誤検出するとシステ
ム動作不良の原因になる。
（例えば自動車用コンピユータ）のデジタル化が
近年盛んである。この場合デジタルICの入力端
子の中には、ノイズが混入するとシステム全体に
悪影響を及ぼすものが少なくない。例えば回転同
期制御では回転数クロツクを誤検出するとシステ
ム動作不良の原因になる。
従来はこの種のノイズを吸収するために、デジ
タルICの入力端子にノイズ吸収用のコンデンサ
を付加することがある。ところが、この方法では
外付けの部品点数が増えると共にコストアツプに
つながる欠点がある。また上記の欠点を除去する
ためにデジタルICの入力段をシユミツトトリガ
型とすることもあるが、この方法でも入力スレツ
シヨルドを越えるノイズの弁別は無理である。一
方、マイクロコンピユータを利用する場合にはプ
ログラムによるソフトフイルタを構成できるが、
そのためにはプログラム容量が増加してメモリを
消費する難点がある。
タルICの入力端子にノイズ吸収用のコンデンサ
を付加することがある。ところが、この方法では
外付けの部品点数が増えると共にコストアツプに
つながる欠点がある。また上記の欠点を除去する
ためにデジタルICの入力段をシユミツトトリガ
型とすることもあるが、この方法でも入力スレツ
シヨルドを越えるノイズの弁別は無理である。一
方、マイクロコンピユータを利用する場合にはプ
ログラムによるソフトフイルタを構成できるが、
そのためにはプログラム容量が増加してメモリを
消費する難点がある。
本発明は、上記の欠点がなく簡単な論理回路で
構成でき、IC化が容易なノイズフイルタを提供
しようとするものである。
構成でき、IC化が容易なノイズフイルタを提供
しようとするものである。
本発明は、デジタル集積回路の入力端子に与え
られた入力信号を入力サンプルクロツクでシフト
するシフトレジスタと、該シフトレジスタの各段
の出力レベルが全て一致したときゲート信号を生
ずる排他的論理和回路と、該ゲート信号が生じて
いる期間だけ前記入力サンプルクロツクを移相し
て出力更新クロツクを発生する移相回路と、該出
力更新クロツクが生ずる毎に前記シフトレジスタ
の最終段の出力を取り込む出力ラツチ回路とを備
えることを特徴とするが、以下図示の実施例を参
照しならこれを詳細に説明する。
られた入力信号を入力サンプルクロツクでシフト
するシフトレジスタと、該シフトレジスタの各段
の出力レベルが全て一致したときゲート信号を生
ずる排他的論理和回路と、該ゲート信号が生じて
いる期間だけ前記入力サンプルクロツクを移相し
て出力更新クロツクを発生する移相回路と、該出
力更新クロツクが生ずる毎に前記シフトレジスタ
の最終段の出力を取り込む出力ラツチ回路とを備
えることを特徴とするが、以下図示の実施例を参
照しならこれを詳細に説明する。
第１図は本発明の一実施例を示す構成図で、第
２図は各部の信号波形図である。第１図において
FF1〜FFNはＤタイプのフリツプフロツプで、Ｎ
段のシフトレジスタSRを構成する。１はフリツ
プフロツプFF1〜FFNの各出力Q1〜QNを入力とす
る排他的論理和回路で、全入力が一致した場合に
のみゲート信号EORを発生する。２は移相回路
で、シフトレジスタSRを駆動する入力サンプル
クロツクCK1を例えば1/2周期移相した出力更新
クロツクCK2を発生する。３は出力更新クロツク
CK2によつてシフトレジスタSR最終段の出力QN
をラツチするラツチ回路で、Ｄタイプのフリツプ
フロツプを用いてある。
２図は各部の信号波形図である。第１図において
FF1〜FFNはＤタイプのフリツプフロツプで、Ｎ
段のシフトレジスタSRを構成する。１はフリツ
プフロツプFF1〜FFNの各出力Q1〜QNを入力とす
る排他的論理和回路で、全入力が一致した場合に
のみゲート信号EORを発生する。２は移相回路
で、シフトレジスタSRを駆動する入力サンプル
クロツクCK1を例えば1/2周期移相した出力更新
クロツクCK2を発生する。３は出力更新クロツク
CK2によつてシフトレジスタSR最終段の出力QN
をラツチするラツチ回路で、Ｄタイプのフリツプ
フロツプを用いてある。
これらによつて本例のデジタルフイルタは構成
され、ICの入力端子４から入力信号INがシフト
レジスタSRに供給される。また、入力サンプル
クロツクCK1も他の入力端子５から供給される
が、ラツチ回路３の出力Q′は内部端子６を経て
フイルタ出力OUTとなる。移相回路２の動作可
能期間は排他的論理和回路１がゲート信号EOR
を生ずる期間だけに限定される。
され、ICの入力端子４から入力信号INがシフト
レジスタSRに供給される。また、入力サンプル
クロツクCK1も他の入力端子５から供給される
が、ラツチ回路３の出力Q′は内部端子６を経て
フイルタ出力OUTとなる。移相回路２の動作可
能期間は排他的論理和回路１がゲート信号EOR
を生ずる期間だけに限定される。
入力サンプルクロツクCK1の周波数は、予想さ
れるノイズ周波数より充分に低く設定する。排他
的論理和回路１はシフトレジスタSRのＮビツト
が全て同じレベルの場合に出力ラツチ３の内容、
従つてフイルタ出力OUTを更新可能とする。こ
のとき、移相回路２によつてラツチ回路３の出力
更新クロツクCK2の位相を入力サンプルクロツク
CK1と異ならせるのは、サンプル時のシフトレジ
スタ変化による不安定動作を無くするためであ
る。
れるノイズ周波数より充分に低く設定する。排他
的論理和回路１はシフトレジスタSRのＮビツト
が全て同じレベルの場合に出力ラツチ３の内容、
従つてフイルタ出力OUTを更新可能とする。こ
のとき、移相回路２によつてラツチ回路３の出力
更新クロツクCK2の位相を入力サンプルクロツク
CK1と異ならせるのは、サンプル時のシフトレジ
スタ変化による不安定動作を無くするためであ
る。
第２図のフイルタ入力INはＬ（ロー）レベルか
らＨ（ハイ）レベルへ変化した後、Ｈレベル中に
ノイズＮが混入した様子を示している。シフトレ
ジスタSRの各段の出力Q1〜QNにＬレベル部分
N′があるのもこのノイズＮに対応したものであ
る。しかし、排他的論理和回路、１の出力EOR
がＬレベルである間は出力更新クロツクCK2が生
じないので、ラツチ回路３の出力OUTにN′に対
応したノイズは現われない。
らＨ（ハイ）レベルへ変化した後、Ｈレベル中に
ノイズＮが混入した様子を示している。シフトレ
ジスタSRの各段の出力Q1〜QNにＬレベル部分
N′があるのもこのノイズＮに対応したものであ
る。しかし、排他的論理和回路、１の出力EOR
がＬレベルである間は出力更新クロツクCK2が生
じないので、ラツチ回路３の出力OUTにN′に対
応したノイズは現われない。
第３図はシフトレジスタSRを２段のフリツプ
フロツプFF1，FF2で構成した具体例で、排他的
論理和回路１は２入力の排他的論理和ゲートで構
成され、また移相回路２は２入力のノアゲートで
構成される。このときの入力サンプルクロツク
CK1は100μSEC周期を想定し、またクロツクCK2
はクロツクCK1を反転したものとしてある（デユ
ーテイ50％であれば1/2周期位相がずれる）。尚、
７はシユミツト回路であるが、これは省略しても
構わない。
フロツプFF1，FF2で構成した具体例で、排他的
論理和回路１は２入力の排他的論理和ゲートで構
成され、また移相回路２は２入力のノアゲートで
構成される。このときの入力サンプルクロツク
CK1は100μSEC周期を想定し、またクロツクCK2
はクロツクCK1を反転したものとしてある（デユ
ーテイ50％であれば1/2周期位相がずれる）。尚、
７はシユミツト回路であるが、これは省略しても
構わない。
以上述べたように本発明によれば、デジタル論
理回路だけでノイズフイルタを構成できるので、
IC内部に組込むことが可能である。また入力サ
ンプルクロツクの周波数を変えるだけでフイルタ
の周波数を変更できるので、フイルタの周波数レ
ンジを広くとれる利点がある。さらにはシフトレ
ジスタの段数を増加するだけでノイズ弁別性が向
上する利点もある。
理回路だけでノイズフイルタを構成できるので、
IC内部に組込むことが可能である。また入力サ
ンプルクロツクの周波数を変えるだけでフイルタ
の周波数を変更できるので、フイルタの周波数レ
ンジを広くとれる利点がある。さらにはシフトレ
ジスタの段数を増加するだけでノイズ弁別性が向
上する利点もある。
第１図は本発明の一実施例を示すブロツク図、
第２図はその各部信号波形図、第３図は本発明の
具体例を示す構成図である。 図中、１は排他的論理和回路、２は移相回路、
３は出力ラツチ回路、４は入力端子、SRはシフ
トレジスタである。
第２図はその各部信号波形図、第３図は本発明の
具体例を示す構成図である。 図中、１は排他的論理和回路、２は移相回路、
３は出力ラツチ回路、４は入力端子、SRはシフ
トレジスタである。
Claims (1)
- １ デジタル集積回路の入力端子に与えられた入
力信号を入力サンプルクロツクでシフトするシフ
トレジスタと、該シフトレジスタの各段の出力レ
ベルが全て一致したときゲート信号を生ずる排他
的論理和回路と、該ゲート信号が生じている期間
だけ前記入力サンプルクロツクを移相して出力更
新クロツクを発生する移相回路と、該出力更新ク
ロツクが生ずる毎に前記シフトレジスタの最終段
の出力を取り込む出力ラツチ回路とを備えること
を特徴とする、デジタル集積回路の入力ノイズフ
イルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1575283A JPS59141815A (ja) | 1983-02-02 | 1983-02-02 | デジタル集積回路の入力ノイズフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1575283A JPS59141815A (ja) | 1983-02-02 | 1983-02-02 | デジタル集積回路の入力ノイズフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59141815A JPS59141815A (ja) | 1984-08-14 |
| JPS648485B2 true JPS648485B2 (ja) | 1989-02-14 |
Family
ID=11897499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1575283A Granted JPS59141815A (ja) | 1983-02-02 | 1983-02-02 | デジタル集積回路の入力ノイズフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141815A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4764923A (en) * | 1987-03-03 | 1988-08-16 | Advance Micro Devices, Inc. | Digital receive filter circuit |
-
1983
- 1983-02-02 JP JP1575283A patent/JPS59141815A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59141815A (ja) | 1984-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648485B2 (ja) | ||
| US4797652A (en) | Status register bit and delta | |
| JP2921494B2 (ja) | 発振回路 | |
| US6205192B1 (en) | Clock input control circuit | |
| KR940009099B1 (ko) | 마이크로 프로세서 | |
| JP4189729B2 (ja) | タイマーカウント値の非同期読み出し方法及びタイマー | |
| JP3425580B2 (ja) | 半導体集積回路のテスト信号発生回路 | |
| JPH0563524A (ja) | 信号入力回路 | |
| JP2504190B2 (ja) | チャタリング防止回路 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JP3456912B2 (ja) | データインターフェース回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPH07264020A (ja) | 内部クロック生成回路 | |
| JPH02123813A (ja) | チャタリング除去回路 | |
| JPH0392016A (ja) | パリティ回路 | |
| JPS6339938B2 (ja) | ||
| JPH0779247B2 (ja) | デコ−ド回路 | |
| JPS63279612A (ja) | 信号脱落検出回路 | |
| JPH0590902A (ja) | デイジタルフイルタ | |
| JPH0514144A (ja) | デジタルノイズフイルター | |
| JP2001148623A (ja) | 誤動作防止方法及びその回路 | |
| JPH0485683A (ja) | マイクロプロセッサ | |
| JPH0470208A (ja) | ノイズ除去回路 | |
| JPH05152974A (ja) | クロツクノイズ除去回路 | |
| JPH0541226U (ja) | ノイズ除去回路 |