JPS647705B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は電話回線で生ずるエコーを、送話者の
通話信号からフイルタを用いて合成した擬似エコ
ーで相殺消去し、エコーのない電話回線を提供す
る反響消去装置に関する。 周知のように２線式伝送路と４線式伝送路を２
線４線変換器により結合して成る電話回線におい
ては、主として２線部分の加入者側を見たインピ
ーダンスと２線４線変換器内の平衡回路網のイン
ピーダンスとの間の不整合に起因して４線部分の
受話信号の一部が送話側へ漏洩し、遠端の通話者
に帰還してエコーとして感知される。４線部分の
伝搬遅延が長くなるとエコーは送話後しばらく時
間を経て感知されるので、通話が非常に困難とな
る。反響消去装置はこのような問題を解決するた
めベル研究所のSondhiらによつて提案された方
法で、受話信号を入力とするトランスバーサルフ
イルタの出力でエコーを擬似し、この擬似エコー
を符号反転して送話路へ挿入することにより、近
端の通話者の送話信号は送話路を通過するが、遠
端の通話者のエコーは相殺消去されて送話路を通
過しないようにしたものである。反響消去装置の
受話路を通過した受話信号は２線４線変換器を経
由し同装置の送話路にエコーとして到達するまで
に、伝送路の伝搬遅延と、主として２線４線変換
点でのインピーダンス不整合に起因する時間軸上
の波形の拡散を余儀なくされる。然るに従来の反
響消去装置は種々文献に見られるように送話路、
受話路の各入出力端子対を有する４端子対回路で
あるが、カスケード接続或は並列接続等によつて
反響消去装置の回路規模を増大することはできな
い。従つて上記伝搬遅延や波形拡散の生じ得るい
ろいろな量に対処するためには反響消去装置の回
路規模、特にトランスバーサルフイルタならびに
その制御系の回路規模を最悪ケースに対処し得る
よう決定する必要があり、反響阻止装置等他の反
響抑圧手段に比較し著しく大形化して、経済性な
らびに形状の点で劣るという欠点があつた。従つ
てLSI等の半導体集積回路の技術により小形化、
経済化を図ろうとしても、あまりにも所要回路規
模が大であるために、論理ゲート数が実現不可能
な値、或は実現しても十分な歩留りにより経済化
を達成するには到らない値に達し、実用に供し得
ない場合が生ずるという欠点があつた。例えば上
記伝搬遅延と波形拡散時間の和であるエコー経路
遅延は国際電信電話諮問委員会（CCITT）で
40msがカバーすべき一つの目安とされているが、
もしトランスバーサルフイルタを構成するタツプ
付き遅延回路の全遅延量がこれ以下であれば、不
足分に応じた伝搬遅延の遠方の地域にある通話者
に対してはエコーの相殺消去を達成し得ない状況
にあり、同時に40msのエコー経路遅延量をカバ
ーし得るLSIの所要規模は約40キロゲートにも達
し、現在の半導体集積回路技術をもつてしては実
現不可能であるという問題があつた。 従つて、本発明の目的は、エコー経路遅延量の
要求に応じて、適当な数をカスケード接続するこ
とが可能な、小規模にして低速動作が可能な反響
消去装置単位回路を提供することにある。 本発明の他の目的は、上記反響消去装置ユニツ
トをエコー遅延量に応じて複数個カスケード接続
して、大規模な一個の反響消去装置として動作す
るところの反響消去装置を提供することにある。 本発明による反響消去装置単位回路は、送話路
および受話路の入出力端子とは別に、該単位回路
を構成する諸要素から演算データを取り出すため
の出力手段、および諸要素へ演算データを与える
ための入力手段を新設し、そして、その出力手段
は時分割、または時分割と空間分割の併用によ
り、各データを出力する集合回路として構成し、
入力手段は、データバスから所要のデータを選択
して取入れる分離回路として構成したことを特徴
とする。 本発明の反響消去装置は、上記の単位回路を複
数個用いて、それらの入力手段および出力手段を
データバスによつて相互接続して構成される。 そのように相互接続した本発明の反響消去装置
の一態様としては、反響消去装置単位回路を複数
個設け、各々の集合回路の出力が一つのデータバ
スに供給され、分離回路の入力が一つのデータバ
スより供給される如く構成し、各反響消去装置単
位回路は互いにカスケード接続し、終段の反響消
去装置単位回路に接続された一つのデータバスは
初段の反響消去装置単位回路に接続された該一つ
のデータバスに帰還する如く接続して、複数個の
反響消去装置単位回路の全体が同数の該タツプ付
き遅延回路を直列接続して成る一つの反響消去装
置と同じ動作特性を得る如く構成されている。 本発明の説明を容易ならしめるため、まず従来
の反響消去装置の一般的な構成を、第１図により
説明する。 １は送話路入力端子、２は送話路出力端子、３
は受話路入力端子、４は受話路出力端子、５はタ
ツプ付き遅延回路、６，７，８，９は各々第１，
２，…，ｎ，（ｎ＋１）タツプの係数荷重のため
の乗算回路、１０は加算回路、１１は減算回路、
１２，１３，１４，１５，１６は各々分岐点、１
７は分岐点１２に現れるエコー消去誤差のレベル
が最小となる如く、分岐点１２および１３で各々
分岐された信号を入力として最適なタツプ係数を
決定し、乗算回路６，７，８，９へ供給する係数
回路、１８は分岐点１５における受話路入力信号
と、分岐点１６における送話路入力信号のレベル
を比較し近端の通話者の送話信号の有無を検出し
て、送話信号があると判定したときは、係数回路
１７にて最適なタツプ係数となるよう逐次修正さ
れ記憶されている係数の修正動作を一時停止さ
せ、乗算回路６，７，８，９の係数を最新の値に
固定する如く係数回路１７を制御するとともに、
前記送話信号のレベルが低下し、遠端の通話者の
エコーが支配的であると判定したときは係数の修
正動作を再開させる如く係数回路１７を制御する
送話検出回路、１９は反響消去装置に接続される
４線の電話回線、２０は２線４線変換器、２１は
近端の通話者の電話機、２２は反響消去装置であ
る。 而して第１図においては近端の通話者が電話機
２１より送話すると、この送話信号は２線４線変
換器２０、電話回線１９、送話路入力端子１、分
岐点１６を経由し、減算回路１１を通過して、送
話路出力端子２より衛星回線等の長伝搬遅延回線
を介して、第１図の構成と点対称な関係にあつて
電話機２１に対応する遠端の通話者に伝達され
る。他方遠端の通話者が送話すると、遠端通話者
の送話信号は受話路入力端子３に到達して、近端
の通話者に対する受話信号となり、分岐点１３，
１４，１５を経由し、受話路出力端子４より電話
回線１９，２線４線変換器２０を経て電話機２１
にて受聴される。その際２線４線変換器２０を介
して受話信号の一部成分は送話側にまわり込み、
エコーとなつて遠端の通話者に向かつて帰還しよ
うとする。然るに分岐点１４にて分岐した受話信
号はタツプ付き遅延回路５、乗算回路６，７，
８，９、加算回路１０から成るトランスバーサル
フイルタを経由し、送話路入力端子１に入力され
るエコーに酷似した擬似エコーとして加算回路１
０より出力される。減算回路１１の作用により、
この擬似エコーが正負符号反転して送話路に加え
られるため、送話路入力端子１へ入力された送話
路入力信号のうちエコーは相殺消去されて、送話
路出力端子２には近端の通話者の送話信号だけが
出力されることとなる。乗算回路６，７，８，９
等にかかるタツプ係数の最適な値は受話路出力端
子４から電話回線１９、２線４線変換器２０を経
て送話路入力端子１に到るエコー経路のインパル
ス応答のサンプル値であるが、各タツプ係数が最
適な値に調整されない状態においては、エコーに
対する擬似エコーの近似誤差が大となり、分岐点
１２にはエコー消去誤差が現れる。係数回路１７
はこのエコー消去誤差のレベルが最小となるよう
にタツプ係数を逐次決定するので、エコー消去誤
差は次第に消失する。このように１１→１２→１
７→１０→１１の閉ループは一種の負帰還ループ
を形成する。もし近端の通話者から電話機２１よ
り送話信号が入力されると、分岐点１２を経てエ
コー消去誤差とともに係数回路１７に入力される
ため、タツプ係数が最適値から乱され易くなる。
送話検出回路１８は近端の通話者の送話信号を検
出すると直ちに係数回路１７を含む負帰還ループ
を切り、タツプ係数を直前の値に固定するので、
実際にはタツプ係数は乱れない。 第１図の回路は閉じた形で結線されているの
で、同一構成の回路をカスケード接続しても、各
回路は独立して動作するため、全体で一つの反響
消去装置を構成することはできない。第２図は第
１図の回路をｍ段カスケード接続して成る回路を
示し、１¹，１²…，１^(m)，２¹，２²…，２^(m)，３
^１，３²…，３^(m)，４¹，４²，…，４^(m)は各々第１
図の１，２，３，４に相当する入出力端子である
が、第２図の回路全体でカバーし得るエコー経路
遅延は１段当たりのタツプ付き遅延回路の全遅延
量に留まり、ｍ倍の遅延をカバーすることはでき
ないのである。 第３図は本発明の実施例であつて、後述する反
響消去装置単位回路をｍ段（第３図ではｍ＝２）
のカスケード接続を行なつた反響消去装置の概略
を示すものである。１′，２′，３′，４′および
１″，２″，３″，４″は各々第１図の１，２，３，
４に相当する送話路および受話路入出力端子、２
２′，２２″は第１図の２２に相当する反響消去機
能のある反響消去装置単位回路（以下、単位回路
という）、２３，２３′はデータバスから所要のデ
ータを分離選択する分離回路、２４，２４′はデ
ータを集合し、転送するための集合回路、２５，
２５′および２６，２６′は各々他段へのデータ転
送のための第１のデータバスの入力および出力端
子、２７，２７′および２８，２８′は各々自段の
回路内部でのデータ転送のための第２のデータバ
スの入力および出力端子、２９，２９′は各々分
離回路２３，２３′によつて分離抽出されたデー
タを単位回路２２′，２２″に伝達するデータ入力
線、３０，３０′は各々単位回路２２′，２２″に
よつて演算されたデータ出力を集合回路２４，２
４′によつて集合するために伝達するデータ出力
線、３１，３１′は第１のデータバス、３２，３
２′は第２のデータバスである。単位回路２２′に
ついて言えば、単位回路２２′で演算されたデー
タのうち再びその単位回路２２′の演算に直接必
要なものは第２のデータバス３２を介して、出力
端子２８から入力端子２７へ転送される。また、
他の単位回路２２″の演算に必要なデータは第１
のデータバス３１′を介して端子２６から端子２
５′へ転送される。単位回路２２″についても単位
回路２２′と同様である。分離回路２３，２３′は
データバス上に空間的に集合されたデータ群、或
は時分割的に多重化されたデータ群の中から各々
単位回路２２′，２２″において必要ないくつかの
データを分離選択する。また、これとは逆に集合
回路２４，２４′は単位回路２２′，２２″の演算
結果の一部を空間的集合、或は時分割多重化によ
りデータバス上に配列し、端子２６，２６′，２
８，２８′を介して転送する。 第３図においては端子４″は端子３′へ、端子
２′は端子１″へ各々接続されて、端子１′，２″，
３″，４′が各々第１図の端子１，２，３，４にそ
れぞれ相当する入出力端子となる。なお、反響消
去装置の受話路は直通状態である必要があるか
ら、端子３′と４″の結線の代わりに端子３″と
４′を結線する構成も可能である。 このようにして、単位回路の複数個をカスケー
ド接続し、単位回路２２′，２２″内の演算データ
をデータバス経由で互いに転送し合うようにする
ことにより、第３図の回路全体は第１図の反響消
去装置２２のｍ倍の規模の１個の反響消去装置と
して動作する。第１図においてタツプ付き遅延回
路５゜の有するタツプ数にタツプ間隔（ナイキス
ト間隔）相当の遅延時間（例えば電話回線では
125μs）を乗じて成る遅延回路５の全遅延量は受
話路出力端子４から、電話回線１９、２線４線変
換回路２０、電話回線１９を順に経て、送話路入
力端子１に到る、いわゆるエコー経路の伝搬遅延
ならびにエコーの波形拡散時間の和であるエコー
経路遅延を越えるものである必要がある。何故な
らば、タツプ付き遅延回路５は擬似エコーを合成
するに必要な受話信号の過去の値を記憶している
訳であり、もしタツプ付き遅延回路５の全遅延
量、換言すればタツプ付き遅延回路５゜のメモリ
量が不充分なものである場合は、分岐点１４を通
過した受話信号に対するエコーがエコー経路遅延
によつて遅れて送話路入力端子１に到達した頃に
は、このエコーを相殺消去するに必要な、分岐点
１４を通過した頃の受話信号の成分が遅延回路５
上を通り過ぎて、最早遅延回路５には記憶されて
おらず、消失してしまつているからである。この
ため反響消去装置２２に接続される可能性のある
すべてのエコー経路に対し反響消去装置２２が反
響消去装置として動作するためには、エコー経路
遅延の存在可能な最大値をカバーするタツプ数
（ｎ＋１）を用意する必要がある。第１図の構成
では、所要タツプ数が大なるときには反響消去装
置２２の演算量がぼう大となる結果、演算処理速
度を高速化する必要があり、高価な演算素子を使
用しなければならないとか、回路規模が大きく
LSI等で実現するのが困難であるとか、最悪値で
設計されたタツプ数は比較的短かい伝搬遅延のエ
コー経路に対して過大となり、不当に高いコスト
が要求される等の問題がある。他方、本発明によ
る第３図の構成では単位回路２２′，２２″のタツ
プ数を各々（ｎ＋１）タツプとすると、カスケー
ド接続された回路全体が第１図の回路と同様にし
て動作する場合の等価なタツプ総数は（2n＋１）
タツプとなり、ｎが大ならばタツプ数はほぼ２倍
になる。但し、単位回路２２′，２２″内の演算処
理速度は（ｎ＋１）タツプの場合と同一であり、
カスケード段数ｍに依存しないため、前述の問題
はすべて解決される。単位回路のタツプ数（ｎ＋
１）はいろいろな用途の中の最小の要求値をカバ
ーする適当な大きさに設定され、所要タツプ数の
大なるエコー経路に対してはカスケード接続され
る単位回路数を多く、また所要タツプ数の小なる
エコー経路に対してはこの単位回路数を少なく設
定することにより、要求に見合つた適切な回路規
模の反響消去装置を提供することができる。即ち
第３図は単位回路の数がｍ＝２の場合を示してい
るが、データバス２６′および入出力端子３″，
２″を逐次別の単位回路にカスケード接続してい
けば、ｍ３となる多数の単位回路を接続して成
る１個の反響消去装置を得ることができる。第３
図の方法のもう一つの利点は単位回路の構成がす
べて同一種類であるから、低速動作で十分なエコ
ー消去動作が達成できる利点と合わせて、単品種
大量生産が基本条件であるLSI化に非常に適して
いることである。 なお、第３図においては第２のデータバス３
２，３２′のように同一単位回路内に転送するデ
ータバスと、第１のデータバス３１，３１′のよ
うに他段の単位回路に伝送するデータバスを別個
に設けたが、端子２８と２７′、および端子２
８′と２７を各々直結し、実質的にデータバス３
１，３１′に統合したデータバスを用いる構成も
可能であり、この場合には同一単位回路内に転数
するデータは他段の単位回路を直接通過し、自段
の分離回路から抽出される。 第４図および第５図は、第３図の構成におい
て、カスケード接続のために要した単位回路２
２′，２２″等の具体的構成を示すものである。な
お、これらの第４図および第５図における各回路
への入出力端子の取り出しの構成は、さきに本発
明者等によりなされた発明（特願昭55―160110号
「反響消去装置」）の構成を示すものであつて、こ
の構成に集合回路および分離回路を結合したもの
が、本発明の単位回路である。 第４図の回路は第１図の反響消去装置２２と同
様なエコー消去機能を有しているが、送受話路の
入出力端子以外に第３図の２９，２９′および３
０，３０′に相当する演算データの入出力端子を
設け、反響消去のための演算処理機構の適切な切
り分けを行うことにより、カスケード接続可能に
して、各単位回路は低速にて処理可能な反響消去
装置を構成した点において、反響消去装置２２と
構造が全く異なつている。その結果、第１図の回
路にては達成し得ないカスケード接続が可能とな
る全く新しい効果が得られる。例えば第１図のタ
ツプ付き遅延回路５のタツプ数を（ｎ＋１）タツ
プとするとき、前述のように、反響消去装置２２
と同じ回路を２個カスケード接続しても回路全体
の等価なタツプ総数は依然として（ｎ＋１）タツ
プであり、第３図のようなカスケード接続の効果
が得られないばかりか、２段目に接続された回路
の送話路入力側には受話信号との相関関係が殆ど
消失した１段目の回路の送話路出力が供給される
から、２段目の回路の中の係数回路がエコー消去
誤差のレベルを最小ならしめる如く動作しない場
合がある。第４図の構成によれば、このような問
題は生じない。 第４図においては、１，２，３，４は各々第３
図の１′，２′，３′，４′に相当する送話路および
受話路の入力および出力端子、２９゜，３０゜は
各々第３図の２９，３０に対応するデータ入力お
よび出力端子、５゜は第１図の５に相当するタツ
プ付き遅延回路、６゜は６，７，８，９等に相当
する乗算回路、１０゜は１０に相当する加算回
路、１１゜は１１に相当する減算回路、１８゜は
１８に相当する送話検出回路、３３は自乗回路、
３４は加算回路、３５は除算回路、３６は乗算回
路、３７は累算回路である。単位回路内の各回路
とデータ入力端子２９゜およびデータ出力端子３
０゜との接続関係は、第５図により詳細に示され
ている。なお、第５図には送話検出回路１８、送
話路出力端子２、受話路出力端子４および端子４
゜，３９，４２，４３は省略して示されている。 第５図に示すように、出力端子３８はタツプ付
き遅延回路５゜の最後のタツプに対する乗算回路
６₁に、出力端子４０はタツプ付き遅延回路５°
の最後のタツプに、出力端子４４は最初のタツプ
の自乗回路３３₁に、入力端子４５および４６は
最初のタツプ以外のタツプの自乗回路出力を加算
する加算回路３４に、出力端子４７は該加算回路
３４に、入力端子４８および４９は除算回路３５
に、入力端子５０は加算回路１０₂に、出力端子
５１は除算回路３５に、入力端子５２は各タツプ
別の乗算回路３６₁〜３６_o+1に、それぞれ接続さ
れ、所望のデータを入力しあるいは出力すること
ができる。 受話路入力端子３に入力された受話路入力信号
｛x_i：ｉ＝０，１，２，…｝はタツプ付き遅延回
路５゜に蓄積され、累算回路３７に累算され記憶
されているタツプ係数｛h_j：ｊ＝0.1，２，…，
ｎ｝とともに乗算回路６゜にて乗算され、時点ｉ
において端子３８，３９（３９は第５図には示さ
れていない）には各々以下のような演算データ
Y₀，Y₁が出力される。 Y₀＝h₀ ^x _i ……(1) Y₁＝_o 〓^j=1 h_jx_i-j ……(2) また端子４０，４１の各出力X_o，E₁はカスケ
ード接続時において次式で与えられる。 X_o＝x_i-o E₁＝y₁−Y₀−Y₁ …当該単位回路が初段の場合 y₁−Y₁ …当該単位回路が初段以外の場合 …(4) ここにy₁は送話路入力端子１への入力信号であ
り、端子４２（第５図には示してない）に出力さ
れる。 自乗回路３３には｛x₁｝が入力され、端子４３
および４４には各々 S₁＝_o 〓^j=1 x_i-j ² ……(5) S₀＝x_i ² ……(6) なるS₁，S₀が出力される。 第６図は、第４図および第５図に示すような単
位回路をカスケード接続する際の接続関係の一例
を示すものである。初段の端子３゜は終段の４゜
相当の端子へ（第６図には図示されていない）、
その他は端子４０が次段の端子３′（またはそれ
に相当する端子）へ接続される。また初段の場合
は、端子４５に端子４４が接続され、２段目以降
の場合は端子４４と端子４５の間は開放される。
端子４６は１段目の場合のみ開放され、２段目以
降の場合は前段の端子４７に相当する端子が端子
４６に接続される。端子４３，４５，４６への各
入力は加算回路３４にて加算され、端子４７に出
力される。終段の端子４７″への出力S_aは、カス
ケード段数をｍ段とするとき、 S_a＝x_i ²＋_o 〓^j=1 x_i-j ²＋…＋_no 〓^j=(m-1)n+1 ＝_no 〓^j=0 x_i-j ² ……(7) である。適当な段数にある回路の端子４８，４９
に相当する端子には各々終段の４７，４１に相当
する端子が接続される。また初段の場合のみ端子
３８が端子５０に接続され、２段目以降では端子
３８′と端子５０′の間が開放される結果、終段に
おける端子４１″（端子２″）に現れる出力E_nは
１段目の端子１゜に相当する端子への入力をy_0i
とすると E_n＝y_0i−｛Y₀＋Y₁＋…＋Y_n｝ ＝y_0i−_no 〓^j=0 h_jx_i-j ……(8) と表せる。而して前記の端子４８″，４９″に入力
されたデータは各々S_a，E_nであり、除算回路３
５の除算により端子５１″には ｋ＝αE_n／S_a ……(9) なる係数ｋが出力され、すべての段の端子５２，
５２′，５２″に供給される。ここにαは負帰還ル
ープの利得であり、ｋはタツプ係数修正量に対す
る倍率を与える。即ち乗算回路３６の乗算により
ｌ段目の乗算回路３６の出力端子５３には Δh_l,j＝kx_i-j： 〓ｊ＝０，１，２，…，ｎ ｜ 〓ｊ＝〔（ｌ−１）ｎ＋１〕，…，〔ln〕 ：１段目の場合 〓 ｜ ：２段目以降の場合〓 ……(10) なるタツプ係数修正量が出力され、累算回路３７
で逐次累算されて、累算回路３７から乗算回路６
゜へ修正されたタツプ係数が供給される。このよ
うにして各段の回路のタツプ係数は自動調整され
て、終段の回路の送話路出力端子２に相当する端
子に現れる出力E_nの中のエコー成分は次第に減
衰する。然るに各段の回路はカスケード接続され
ても、１タツプ間隔に相当する時間内で行う演算
量が一定であり、第４図い２重線で示すベクトル
演算は各段で並列に行われ、単線で示す１次元の
演算は全段で瞬時に行われるので、タツプ数ｎの
値を適切に選べば演算速度は低速に保たれる。し
かもカスケード接続された全体の回路がカバーし
得る全遅延量は（mn）タツプ相当の時間に等し
く、ｍの値を適用回線に応じて選べば、近距離か
ら長距離にわたる各種エコー経路に対し、単品種
の単位回路を用いて所望のエコー消去動作を得る
ことができる。 第４図において送話検出回路１８゜はカスケー
ド接続される各段毎に設けられ、その制御出力は
累算回路３７へ供給され、制御出力が論理レベル
“１”のときに、累算回路３７は固定されて乗算
回路３６の出力による係数の修正は一時停止され
る。また制御出力が論理レベル“０”のときに乗
算回路３６の出力による累算回路３７の係数の修
正が再開される。送話検出回路１８゜の出力は端
子５４にも出力され、終段以外各段の端子５４は
それぞれの次段の端子５５に接続される。一方送
話路入力信号入力端子５６には初段の端子４２相
当の端子が接続され、送話検出回路１８゜にて送
話信号の検出が行われる。送話信号の有無判定の
基準は重畳するエコーが受話信号の関数であるこ
とから、受話信号に依存する。受話信号は受話路
入力信号パワー入力端子５７を経て自乗回路３３
より、または受話路入力信号入力端子５８を経て
タツプ付き遅延回路５゜の入力よりそれぞれ供給
される。端子５６，５７または５６，５８からの
入力により送話信号があると送話検出回路１８゜
が判定したときは、論理レベル“１”が端子５５
への入力と論理積演算により乗算されて、送話検
出回路１８゜の制御出力として出力される。装話
検出回路１８゜の入力を端子５７から入力する場
合は積分検出、端子５８から入力する場合は瞬時
検出により、送話信号が検出される。 第４図のデータ入力端子２９゜、データ出力端
子３０゜のうち第３図の入力端子２５，２７から
分離回路２３で分離される端子、および出力端子
２６，２８に集合回路２４で集合される端子は
各々 ２５に対し、４゜，４６，４８，４９，５２，
５５，５６，２７に対し、４５，５０， ２６に対し、３゜，４０，４１，４２，４７，
５１，５４，２８に対し、３８，４４ がそれぞれ対応している。 第７図は第３図の分離回路２３，２３′の具体
的構成の一例を示すものである（但し第４図の４
゜に相当する出力端子は省略してある）。この分
離回路は、端子２５に入力される時分割で多重化
されたデータ群から所望のデータを分離するため
のゲート回路７６，７７，７８，７９，８０，８
１と、端子２７から入力される時分割で多重化さ
れたデータ群から所望のデータを分離するための
ゲート回路８２，８３とを有している。各ゲート
回路は、所望のデータに相当する時間中ゲート回
路を通過状態とし、それ以外の時間中ゲート回路
を阻止状態とするためのゲートパルス入力端子８
４，８５，８６，８７，８８，８９，９０，９１
と、通過したデータを出力する端子４６，５２，
４９，４８，５６，５５，４５，５０（これら
は、第４図の同番号の入力端子に対応する）とを
それぞれ有している。 第７図の分離回路は、データバスよりの入力端
子２５，２７から、各々時分割多重入力データを
ゲート回路により時分割的に分離する構成を示し
ている。第３図において、データバス３１，３２
は動作原理説明上空間分割的に示してあるが、こ
れらのデータバスを時分割に統合して一本のデー
タバスで単位回路間を連結することも可能であ
る。その場合は、第７図にて入力端子２７は入力
端子２５に接続され、同時に第３図において、端
子２８は２６と２７′は２５′と２８′は２６′と統
合接続され、端子２８のデータは反響消去単位回
路２２″を通過して端子２７に、また端子２８′の
データは反響消去単位回路２２′を通過して端子
２７′に至る。 第８図は第７図の分離回路の動作を説明するた
めの図で、端子２５，８４，４６における各信号
を時間軸上に示したものである。 入力端子２５から入力される時分割多重データ
９２から、ゲート回路７６のゲート入力端子８４
に所望のデータの属するタイムスロツトにゲート
パルス９３を加えることによつて、端子４６に所
望のデータ９４が分離して出力される。ゲート回
路７６のみならず、他のゲート回路についても同
様に、所望のタイムスロツトにゲートが開かれ、
所望のデータが分離される。 第９図は、第３図の集合回路２４，２４′の具
体的構成の一例を示すもので（但し第４図の３゜
に相当する端子は省略してある）、、の集合回路
は、入力端子４１，４２，４０，４７，５１，５
４（これらは第４図の出力端子４１，４２，４
０，４７，５１，５４にそれぞれ対応）からのデ
ータを時間軸上の所定のタイムスロツトに挿入
し、出力端子２６から送信するための送信タイミ
ングを決定する位相調整回路９５，９６，９７，
９８，９９，１００と同様に入力端子３８，４４
からのデータを出力端子２８から送信するための
送信タイミングを決定する位相調整回路１０１，
１０２とを備えている。 また、各位相調整回路は、入力されたデータの
読み取りを行うための読み取りパルスの入力端子
１０３，１０４，１０５，１０６，１０７，１０
８，１０９，１１０と、読み取られたデータを所
定の時間に出力するための読み出しパルスの入力
端子１１１，１１２，１１３，１１４，１１５，
１１６，１１７，１１８と、共通のクロツク供給
端子１１９，１２０，１２１，１２２，１２３，
１２４，１２５，１２６とを備えている。而し
て、このような構成の集合回路において、適当な
時刻に到着したデータが、位相調整回路により位
相を調整されて、時間軸上の所定のタイムスロツ
トに相当する時間に出力されて、他のデータ群と
ぶつかり合うことなく、データバス上に転送され
る。 第１０図は、反響消去単位回路の中の異なる演
算過程を経て、不整列な時間間隙で第９図の各入
力端子に到着したデータ群を、出力端子２６，２
８に時分割的に整列出力する集合回路の動作を説
明するための図で、各端子４１，４２，４０，１
１９，１０３，１０４，１０５，１１１，１１
２，１１３，２６における信号波形を時間軸上で
示したものである。転送すべきデータ１２７，１
２８，１２９は、反響消去単位回路内の演算終了
後に、端子４１，４２，４０へ供給されたため、
時間軸上でデータバス上の所定のタイムスロツト
からはずれた位置にある。クロツクパルス１３０
のタイミングは第９図の１１９〜１２６の各端子
で同一である。読み取りパルス１３１，１３２，
１３３は、データ１２７，１２８，１２９と同じ
時間帯をカバーする時間に（あるいは常時）、端
子１０３，１０４，１０５等に加えられるもの
で、各データに同期している。読み出しパルス１
３４，１３５，１３６は読み取られた各データを
時間軸上の所定のタイムスロツトに配置して、位
相調整回路９５，９６，９７等から出力端子２６
へ読み出すためのパルスである。従つて、出力端
子２６からは、入力されたデータ１２７，１２
８，１２９が所定のタイムスロツトに配置された
データ１３７，１３８，１３９として出力され
る。 第１０図において、データ１２８を例にとり、
もう少し詳しく説明すると、データ１２８は端子
４２に入力されると、端子１０４に供給された読
み取りパルス１３２により位相調整回路９６内部
に読み込まれて、一時的に同回路９６内のレジス
タに記憶される。次に、端子１２０に供給された
クロツクパルス、および端子１１２に供給された
読み出しパルス１３５の論理積により決定される
時間に、逐次に、記憶されたデータが読み出され
て、データ１３８として出力端子２６から出力さ
れる。 他の入力されるデータ１２７，１２９，…等に
ついても、データ１２８と同様に調歩されて、出
力端子２６，２８等に、それぞれ、データ１３
７，１３８，１３９…のようにデータバーストの
フレーム、クロツクに対応したビツトとともに所
望のタイミング条件を満たすデータ群が出力さ
れ、このようにしてデータの時分割的集合が達成
される。 第１１図は第４図の送話検出回路１８゜の具体
的構成を示している。第１１図の送話検出回路は
受話路入力信号の情報を第４図の受話路入力信号
パワー入力端子５７から検出し、自乗回路３３に
て求められたタツプ付き遅延回路５゜のタツプ出
力の自乗和、換言すればその遅延回路５゜にてカ
バーされる時間窓内の受話路入力信号のパワーを
基準にして、送話路入力信号入力端子５６より入
力される送話路入力信号の中で遠端の通話者のエ
コーが支配的であると断定し得る程に送話路入力
信号が十分なパワーを有していない場合は論理レ
ベル“０”を制御出力として、また逆にエコーが
支配的であるとは断定し得ない程に送話路入力信
号が十分なパワーを有している場合は論理レベル
“１”を制御出力として出力する。５９は送話路
入力信号のパワー、例えば前記時間窓と同じ長さ
の時間窓内の送話路入力信号の自乗和、或は前記
時間窓の長さに相応する積分時定数を有した積分
値を求めるパワー検出回路、６０は受話路入力信
号パワー入力端子５７への入力を一時記憶し、パ
ワー検出回路５９の演算結果が得られるまでタイ
ミングを合わせるタイミング回路、６１はタイミ
ング回路６０の出力に比較し、送話路入力信号パ
ワー検出回路５９の出力が十分なレベルを有して
いない時に論理レベル“０”を、また十分なレベ
ルを有しているときに論理レベル“１”を出力す
る比較回路、６２は一定時間内の比較回路６１の
出力の累積値、または或る積分時定数での比較回
路６１の出力の積分値が一定値以上に達している
ときに論理レベル“１”を、逆に達していないと
きに論理レベル“０”を各各制御出力として出力
する制御回路、６３は制御回路６２の出力と入力
端子５５からの入力との論理積をとり、カスケー
ド接続時にいずれかの段の制御出力が“０”であ
る場合を除いて、論理レベル“１”を出力し、す
べての段の累算回路３７に供給して、各荷重係数
修正回路の係数修正動作を禁止するとともに、そ
の他の場合は論理レベル“０”を出力してすべて
の段の係数修正動作を再開させるよう動作する論
理回路である。 第１１図においては受話路入力信号の情報を第
４図の受話路入力信号パワー入力端子５７から検
出したが、受話路入力信号入力端子５８には自乗
回路３３の演算を施す前の情報が得られるから、
その端子５８から検出しても前記と同じ動作が可
能である。この場合には回路６０はパワー検出回
路５９と同一構成のパワー検出回路とする。また
この種の積分検出によらず、瞬時的なピーク検出
による方法も、受話路入力信号の情報を入力端子
５８から検出する場合には可能である。ピーク検
出を利用する場合は第１１図のパワー検出回路５
９，６０は各々、同一時間窓長、例えばタツプ付
遅延回路５゜の有する全遅延量と同じ長さの時間
におけるピーク値を検出するピーク検出回路とす
れば、積分検出の場合と同じ動作が可能である。 第１２図は第４図の送話検出回路１８゜の別の
具体的構成を示している。第１２図は送話検出回
路をカスケード接続された各段毎に設ける点で第
１１図と同様であるが、送話路入力信号の中で遠
端の通話者のエコーが支配的であるか否かにより
近端の通話者の送話信号の有無を判定する動作
を、カスケード接続された回路全体で１回しか行
われない点で異なる。即ち、６４は送話路入力信
号のパワー（またはピーク値）を検出するパワー
検出回路（またはピーク検出回路）、６５は受話
路入力信号のパワー（またはピーク値）を検出す
るタイミング回路またはパワー検出回路（または
ピーク検出回路）であり、６６は他の段の単位回
路の６４，６５に相当する回路の出力であるパワ
ー（またはピーク値）の加算値（または最大値）
制御出力を分離する送話検出用分離回路、６７，
６８は各々パワー検出回路６４，６５の出力であ
るパワー（またはピーク値）と対応し送話検出用
分離回路６６の分離出力との加算（または最大値
選択）を行うレベル検出回路、６１′，６２′は
各々第１１図の６１，６２に相当する比較回路お
よび制御回路、６９はカスケード接続された単位
回路群の中のいずれか一つの段にて判定され、出
力された制御回路６２′の制御出力をすべての段
に空間分割的または時分割的に供給する制御出力
挿入回路、７０はレベル検出回路６７，６８およ
び制御出力挿入回路６９の各出力を集合する送話
検出用集合回路、７１は第４図の累算回路３７へ
制御出力を供給するための分岐点である。而して
第１２図においては比較回路６１′、制御回路６
２′による送話検出動作はすべての段のパワー検
出回路６４，６５に相当する回路の出力が集約さ
れるいずれか一つの段（例えば終段の単位回路）
でのみ行い、その結果得られる制御出力は制御出
力挿入回路６９を介して指定のタイムスロツトで
データバス上に転送され、すべての段に供給され
る。またレベル検出回路６７，６８の各出力は前
記いずれか一つの段に集約するため送話検出用集
合回路７０を介してデータバス上に転送される。
このようにして第１２図の回路によつても第４図
の送話検出回路１８゜に相当する回路を構成する
ことができる。 第１３図は本発明の別の実施例であつて、閉ル
ープを形成するデータバスを１個保有して、各単
位回路は分離回路と集合回路を介してすべてこの
データバス上に連結されている。この例ではカス
ケード段数ｍ＝３であるが、その他の場合も同様
な構成が可能である。ここに２２ａ，２２ｂ，２
２ｃは各々分離回路、集合回路を含む単位回路、
１ａ，２ａ，３ａ，４ａ，および１ｂ，２ｂ，３
ｂ，４ｂ，および１ｃ，２ｃ，３ｃ，４ｃは各各
第４図の１，２，３，４に相当する端子、１_A，
２_A，３_A，４_Aはカスケード接続された回路全体
に関する第１図の１，２，３，４に相当する端
子、３１ａ，３１ｂ，３１ｃは各々データバス、
７２ａ，７３ａ、および７２ｂ，７３ｂ、および
７２ｃ，７３ｃは各々データバスの入出力端子、
７４は単位回路に設けられたデータバス、２３
ａ，２４ａは各々第３図の２３，２４に相当する
分離回路および集合回路である。また単位回路２
２ａについて言えば、５ａ，６ａ，１０ａ，１１
ａ，１８ａ，３６ａ，３７ａは各々第４図の５
゜，６゜，１０゜，１１゜，１８゜，３６，３７
に相当する回路であり、回路間の結線ならびに各
回路の動作は第３図および第４図によつて構成さ
れる回路と同様である。７５ａは乗算回路３６ａ
にて演算されるタツプ係数修正量にかかる共通の
倍率、即ち式(9)によつて表示される係数ｋを与え
る倍率回路であり、第４図の自乗回路３３、加算
回路３４、除算回路３５の機能を統合したもので
ある。第１３図の例においては単位回路２２ａが
初段、単位回路２２ｂが２段目、単位回路２２ｃ
が終段であるが、４端子対回路のカスケード接続
構成を簡明に示すため、送話路入力信号は単位回
路２２ａに、受話路入力信号は単位回路２２ｃに
供給される場合について示してある。即ち端子１
_Ａに入力された送話路入力信号は単位回路２２ａ，
２２ｂ，２２ｃにて、逐次遠端の通話者のエコー
の成分が差引かれて端子２_Aに出力される。他方、
端子３_Aに入力された受話路入力信号は各段のタ
ツプ付き遅延回路を経由し、各段の演算回路へ分
配される。端子３_Aと端子４_Aとの間には遅延の増
加が許容されないのが通例であるから、初段のみ
単位回路２２ｃに供給された受話路入力信号が単
位回路２２ｃ内のタツプ付き遅延回路５ａ、集合
回路２４ａに相当する回路を経由し、端子７３ｃ
→データバス３１ａ→端子７２ａ→分離回路２３
ａ→端子４ａの順序で端子４_Aにそのまま出力さ
れる。このように端子３_Aと端子４_Aの信号内容が
同一であり、且つ単位回路２２ａ，２２ｂ，２２
ｃ内の各減算回路１１ａに相当する減算には順序
がないから、送話路入力信号を前記の１ａ→２ａ
→１ｂ→２ｂ→１ｃ→２ｃのみならず、１ｂ→２
ｂ→１ｃ→２ｃ→１ａ→１ｂ或は１ｃ→２ｃ→１
ａ→２ａ→１ｂ→２ｂの経路に供給することも、
また受話路入力信号を３ｃ→７３ｃ→７２ｃ→４
ｃ→３ｂ→７３ｂ→３１ｃ→３１ａ→７２ａ→４
ｂ→３ａ→５ａおよび３ｃ→７３ｃ→７２ａ→４
ａとするだけでなく、前述の送話路入力信号と同
様、端子３ｂ，３ａ等途中の端子へ供給して他端
から端子４_Aのように受話路出力信号をとり出す
方法も可能である。 第１３図の例においては、式(8)の演算に関し
て、単位回路２２ａは y_0i−（（Y₀＋Y₁）を、単
位回路２２ｂは y_0i−（Y₀＋Y₁＋Y₂）を、単位
回路２２ｃは y_0i−（Y₀＋Y₁＋Y₂＋Y₃）を、
各々分担し、単子２_AにはE_n（ｍ＝３）が出力さ
れる。またタツプ付き遅延回路５ａは受話路入力
信号｛x_i｝を記憶し、外部クロツクにより書き込
み、読み出しが行われて、タツプ付き遅延回路と
して動作する。乗算回路６ａは式(1)或は(2)のh_j
x_i-jなるたたみ込み演算を、加算回路１０ａはそ
の累算を、減算回路１１ａは式(8)の減算を、乗算
回路３６ａは式(10)のタツプ係数修正量の演算を、
累算回路３７ａはタツプ係数の修正ならびに記憶
を、倍率回路７５ａは式(9)の倍率演算を各々行つ
ている。 第１４図はこれらの演算のタイムチヤートの例
を示し、カスケード接続段数の如何に拘らず、各
単位回路内の演算処理量が一定で、低速に保たれ
ることを表している。演算過程は第１３図の端子
１_A，３_Aに加わる入力信号がデイジタル量である
ことを前提とする。ここにｉはｉ番目の時点T₀
は１サンプリング間隔（ナイキスト間隔に等し
い、例えば125μs）である。５ａ，６ａ，１０ａ，
１１ａ，３６ａ，３７ａ，７５ａ，１８ａは各は
第１３図の対応する回路を表し、実線で示した時
間帯において前記の演算処理（記号Ｃ）、ならび
にデータの入力（記号Ｉ）および転送（記号Ｔ）
が行われる。各単位回路のタイムチヤートは当該
タツプ付き遅延回路に関連する演算処理にのみ大
部分分費されており、カスケード接続段数ｍが増
加してもタイムチヤートは不変である。このよう
な処理上の利点は第１３図のように各種演算機構
の適切な切り分けを行つたために初めて可能とな
つている。 第１５図は本発明により試作した反響消去装置
のカバーし得るエコー経路遅延量T_EPをカスケー
ド接続段数ｍに対し示したものである。この例で
は単位回路のタツプ数をｎ＝80とし、電話帯域
0.3〜3.4kHzに対するサンプリング周波数8kHzで
ある。各単位回路内部の演算処理に係るクロツク
周波数は約1MHzであり、ｍの値を大きくしても
不変である。例えばｍ＝５に相当するT_EP＝
mnT₀＝400T₀（50ms）をカバーし得る反響消去
装置を公知の方法で実現すると、回路規模を５倍
に増加させるとか、演算処理速度を５倍に引上げ
るとかの必要があり、上記試作装置においても
T_EP＝nT₀に対して約10キロゲートの規模を要す
ることから、現今の超LSI技術の限界10〜20キロ
ゲートをはるかにしのぐ回路規模とせざるを得な
い。然るに本発明によればカバーすべきエコー経
路遅延量がいくらであろうとも、各単位回路の規
模は小さく且つ演算処理速度を低く維持できるた
め、反響消去装置のLSI化が容易に達成される。
また、もし超LSI技術が進歩してその限界が数十
キロゲートに達したとしても、そのような大規模
なLSIを改めて単位回路として設定すれば本発明
によりさらに大なるエコー経路遅延量をカバーし
得る訳であり、新たな適用領域を開拓することが
できる。 第１６図は、本発明により試作した反響消去装
置では、カバーし得るエコー経路遅延量T_EPを増
加させても、回路内部の演算処理に係るクロツク
周波数₀が一定に保たれるのに対し、公知の方法
で同じT_EPを得るには₀を増加させる必要がある
ことを示している。公知の方法で₀に多少の幅が
あるのは一括演算のため省略し得る各単位回路の
共通部分の演算について、省略する演算量が演算
手順の工夫に依存するためである。逆に乗算回路
の時分割多重使用等で公知の方法による反響消去
装置の回路規模の縮小を図るような場合には、₀
を第１６図の公知の方法による₀と示した値よ
り、多重化した分だけさらに引上げざるを得な
い。このように本発明によりクロツク周波数の低
減を図り得るのは、第１４図に示したように、本
発明による反響消去装置ではカスケート接続され
た各段の単位回路で大部分の演算が併行して行わ
れ、演算が終了した部分についてはバツフアメモ
リ等で演算結果を一時記憶し、単位回路間で歩調
を合わせた後データ転数を各単位回路で一挙に行
う方式としたためである。 第１７図は前記試作装置の基本性能であるエコ
ーリタンロス改善量ERLE（Echo Return Loss
Enhancement）を示している。Lsinは送話路入
力端子に到達した遠端の通話者のエコーのレベル
を表している。エコー経路には実回線に準じて構
成した試験回線を用い、この中にはデイジタル回
線（μ法則、15折線、μ＝255、８ビツト符号化、
64Kb／ｓ／回線）が１リンク分含まれる。 第１６図においてはｍ＝１，ｍ＝４と変えカス
ケード接続を行つてもERLEはほとんど不変であ
り、劣化しない。またERLEの飽和値は約32dB
に達しており、公知の世界の最高実績約27dBを
しのいでいる。このように高いERLEを得られた
のは、各単位回路の規模を十分に小さくでき、余
裕の一部を演算語長の拡大に割当てることによ
り、演算精度を非常に高くすることができたため
である。 本発明により得られる効果は以下のように要約
される。 (1) 単位回路のカスケード接続により、カバーし
得るエコー経路遅延量を増大させることができ
る。ｍ段カスケード接続した単位回路群の全体
で、単位回路１個分のｍ倍に相当するエコー経
路遅延をカバーする反響消去装置を提供するこ
とができる。 (2) 単位回路のカスケード接続段数ｍの値の如何
に拘らず、各単位回路内の演算処理速度を低く
維持できるので、大規模の反響消去装置の実現
が容易である。 (3) 上記利点により、その波及効果として、LSI
に適した回路構造の反響消去装置を提供するこ
とができる。何故ならば、 単位回路が一種類であるから、量産化が容
易である。従つて製造時には歩留りの向上に
より低コスト化および高信頼化が図れる。 単位回路の規模を適切に選べば、ｍの値の
選択により所要規模が小さい音声伝送機器か
ら、所要規模の大きい衛星回線、国際回線
等、さらには所要規模が極端に大きいハウリ
ング防止装置に到るまで広範囲な用途に供し
得る反響消去装置を提供することができ、汎
用化が図れる。 単位回路の演算処理速度が低いので、LSI
設計が容易である。従つて比較的少ないリス
クでLSI化を図ることができる。

【図面の簡単な説明】

第１図は反響消去装置の一般的な回路構成を示
す図、第２図は第１図の回路をｍ段カスケード接
続して成る回路の構成図、第３図は本発明の反響
消去単位回路をカスケード接続した反響消去装置
の実施例のブロツク図、第４図および第５図は本
発明による反響消去単位回路において集合回路お
よび分離回路を除いた反響消去部の回路構成図、
第６図は第５図の単位回路をｍ個（ｍ＝３）カス
ケード接続する際の結合関係の一例を示す図、第
７図は本発明における分離回路の構成の一例を示
す図、第８図はその分離回路の各端子の信号のタ
イミングを示す図、第９図は本発明における集合
回路の構成の一例を示す図、第１０図はその集合
回路の各端子の信号のタイミングを示す図、第１
１図は送話検出回路の構成図、第１２図は送話検
出回路の別の構成図、第１３図は本発明の別の実
施例を示す図、第１４図は演算処理のタイムチヤ
ートを示す図、第１５図および第１６図は本発明
により試作した反響消去装置の効果を説明するた
めの図、第１７図は本発明により試作した反響消
去装置の性能への波乃効果を示す図である。 １…送話路入力端子、２…送話路出力端子、３
…受話路入力端子、４…受話路出力端子、５，５
゜，５ａ…タツプ付き遅延回路、６，６゜，６
ａ，７，８，９…乗算回路、１０，１０゜，１０
ａ…加算回路、１１，１１゜，１１ａ…減算回
路、１８，１８゜，１８ａ…送話検出回路、１９
…電話回線、２０…２線４線変換器、２１…電話
機、２２…反響消去装置、２２′，２２″，２２
ａ，２２ｂ，２２ｃ…単位回路、２３，２３′，
２３ａ…分離回路、２４，２４′，２４ａ…集合
回路、３１，３２，３１′，３２′，３１ａ…デー
タバス、３３…自乗回路、３４…加算回路、３５
…除算回路、３６，３６ａ…乗算回路、３７，３
７ａ…累算回路、２９，２９′，２９゜…分離回
路より分離されたデータ入力端子、３０，３０′，
３０゜…集合回路へ集合されるデータ出力端子、
５４…送話検出回路よりの出力端子、５５…送話
検出回路に対する入力端子、５７…受話路入力信
号パワー入力端子、５８…受話路入力信号入力端
子、５９…パワー検出回路（またはピーク検出回
路）、６０…タイミング回路（またはピーク検出
回路）、６１…比較回路、６２…制御回路、６３
…論理回路、６４…パワー検出回路（または検出
回路）、６５…タイミング回路またはパワー検出
回路（またはピーク検出回路）、６６…送話検出
用分離回路、６７…レベル検出回路、６８…レベ
ル検出回路、６１′…比較回路、６２′…制御回
路、６９…制御出力挿入回路、７０…送話検出用
集合回路、７５ａ…倍率回路、７６〜８３…ゲー
ト回路、９５〜１０２…位相調整回路。

Claims (1)

1. 【特許請求の範囲】 １ タツプ付き遅延回路と、各タツプの出力を荷
   重する乗算回路と、該乗算回路の出力を加算する
   加算回路と、該加算回路の出力を正負符号反転し
   送話路に加えるための減算回路と、前記タツプ付
   き遅延回路に入力される受話路入力信号と前記減
   算回路の出力信号が互いに無相関となるように前
   記乗算回路の荷重係数を修正する荷重係数修正回
   路と、前記各タツプの荷重係数のすべてに乗ずる
   倍率を与える倍率回路と、を有して、前記送話信
   号は前記減算回路を通過するが、前記エコーは前
   記加算回路の出力により前記減算回路にて相殺消
   去される如く適応的に動作する反響消去装置単位
   回路において、 前記タツプ付き遅延回路の出力と、前記乗算回
   路の出力と、前記減算回路の出力と、前記倍率回
   路の出力とを、時分割、または時分割と空間分割
   の併用、により集合する集合回路を具備し、かつ 前記集合回路の出力および同様にして構成され
   る他の段の集合回路の出力を伝送するデータバス
   上のデータの中から、前記加算回路へ入力すべき
   データ、前記倍率回路へ入力すべきデータ、およ
   び前記荷重係数修正回路へ入力すべきデータを分
   離して、それらの各回路へ供給する分離回路を具
   備したことを特徴とする反響消反装置単位回路。 ２ タツプ付き遅延回路と、各タツプの出力を荷
   重する乗算回路と、該乗算回路の出力を加算する
   加算回路と、該加算回路の出力を正負符号反転し
   送話路に加えるための減算回路と、前記タツプ付
   き遅延回路に入力される受話路入力信号と前記減
   算回路の出力信号が互いに無相関となるように前
   記乗算回路の荷重係数を修正する荷重係数修正回
   路と、前記各タツプの荷重係数のすべてに乗ずる
   倍率を与える倍率回路と、送話路入力信号および
   受話路入力信号に基いてその送話路入力信号の中
   に近端の通話者の送話信号があるか否かを判定
   し、送話路入力信号に中に遠端の通話者のエコー
   が支配的であると判定される状態を除いて、荷重
   係数の修正を禁止する送話検出回路とを有し、さ
   らに、 前記タツプ付き遅延回路の出力と、前記乗算回
   路の出力と、前記減算回路の出力と、前記倍率回
   路の出力、前記送話路入力信号、送話検出回路の
   出力を、時分割、または時分割と空間分割の併
   用、により集合し、１個または複数個のデータバ
   スに供給する集合回路を有し、かつ前記データバ
   スに到来するデータの中から、前記加算回路へ入
   力すべきデータ、前記荷重係数修正回路へ入力す
   べきデータ、および前記送話検出回路へ入力すべ
   き、他の段の送話検出回路からの制御出力信号を
   分離して、それらの各回路へ供給する分離回路を
   有する反響消去装置単位回路を、データバスによ
   つて複数個縦続接続した反響消去装置において、 送話路入力信号の中で遠端の通話者のエコーが
   支配的であるといづれかの段の送話検出回路の出
   力により判定される場合以外の場合には、すべて
   の段の前記荷重係数修正回路の係数修正動作を禁
   止する如く各段の送話検出回路が相互に結合され
   ていることを特徴とする反響消去装置。 ３ タツプ付き遅延回路と各タツプの出力を荷重
   する乗算回路と、該乗算回路の出力を加算する加
   算回路と、該加算回路の出力を正負符号反転し送
   話路に加えるための減算回路と、前記タツプ付き
   遅延回路に入力される受話路入力信号と前記減算
   回路の出力信号が互いに無相関となるように前記
   乗算回路の荷重係数を修正する荷重係数修正回路
   と、前記各タツプの荷重係数のすべてに乗ずる倍
   率を与える倍率回路とを有し、さらに、 データ入力端子７２とデータ出力端子７３を有
   する１つのデータバス７４と、 前記タツプ付き遅延の出力、前記乗算回路の出
   力、前記減算回路の出力、および前記倍率回路の
   出力を時分割または時分割と空間分割の併用、に
   より集合し、前記１つのデータバスに供給する集
   合回路と、 前記１つのデータバス上に到来するデータの中
   から、前記加算回路へ入力すべきデータ、前記倍
   率回路へ入力すべきデータ、および前記荷重係数
   修正回路へ入力すべきデータを分離して、それら
   の各回路へ供給する分離回路とを有する 反響消去装置単位回路を複数個（段）設け、 各段の反響消去装置のデータ出力端子を、次段
   の反響消去装置のデータ入力端子にそれぞれ接続
   し、終段のデータ出力端子を初段のデータ入力端
   子に接続したことを特徴とする反響消去装置。