JPS6155292B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は反響路を介して２線４線変換して接続
された回線と送受話器との間の上記反響路におけ
る信号の廻込みを効果的に打消す反響打消し装置
に関する。

〔従来の技術〕

電話機の入出力部としての送受話器はハイブリ
ツド回路を介して４線２線変換して回線に接続さ
れるが、回線のインピーダンス変動による不整合
によつて上記送受話器とハイブリツド回路の反響
路とによりハウリングループが形成される。特に
ハンドフリー型の拡声電話機にあつては送受話器
における音響結合が大きく、しかもハイブリツド
回路の廻込み減衰量が小さい場合、特に上記ハウ
リングループ形成による悪影響が大きい。この
為、従来では、この種の送受話回路にボイススイ
ツチを設けてハウリングの発生を防止することが
行われている。然し乍らボイススイツチでは通話
音声の語頭や語尾が失われ易いと云う欠点を有し
ており、これを解決する為に前記ハイブリツド回
路の平衡補償を行つてハウリングマージンをかせ
ぎ、一方ボイス・スイツチの損失を浅くすること
により前述の通話時の不具合を直すことが試みら
れている。ところが、この平衡補償を十分に行う
には多種類の擬似平衡回路を必要とし装置構成が
相当大掛りで複雑化する不具合があつた。

ところで近年、衛生回線等の長距離回線におい
てエコーを打消す為に反響打消装置としてエコー
キヤンセラー回路が用いられるようになつて来て
おり、このエコーキヤンセラー回路を用いて上記
ハイブリツト回路における信号の廻込みを補償す
ることが試みられている。このエコーキヤンセラ
ー回路は第１図に示すように構成される。エコー
キヤンセラー回路９はハイブリツド回路１と並列
的に設けられる。ハイブリツド回路１は回線と送
受話器とを２線４線変換して接続するものであ
る。このハイブリツド回路１に供給して送信され
る送信信号はエコーキヤンセラー回路９の低域通
過フイルタ２（以下、「LPF２」と呼ぶ）を介し
たのちＡ／Ｄ変換器３にてデイジタル変換されて
擬似廻込み信号生成回路４（以下、「PEG回路
４」と呼ぶ）に入力される。このPEG回路４は
上記デイジタル変換された送信信号と廻込み信号
とから前記ハイブリツド回路１における送信信号
の廻込み特性を推定し、この推定特性に従つて送
信信号の擬似廻込み信号を生成するものである。
ここで生成された擬似廻込み信号は、減算器１０
の一方の入力に与えられる。またハイブリツド回
路１を介した廻込み信号は、エコーキヤンセラー
回路９のLPF５を介したのちＡ／Ｄ変換器６にて
デイジタル変換されて前記減算器１０の他方の入
力に与えられる。減算器１０は、受信信号から擬
似廻込み信号を差引いて、受信信号から廻込み信
号を打消す。しかして、この廻込み成分が打消さ
れた受信信号はＤ／Ａ変換器７によりアナログ信
号に復元されたのちLPF８を介して受話器に出力
される。

ところで前記PEG回路４は、例えば第２図に
示すようにトランスバーサルフイルタを基本とし
て構成される。即ち、送信信号ｘはタツプ付遅延
線（レジスタ）１１に逐次複数タツプ分蓄積さ
れ、そのタツプ出力は乗算器１２_１〜１２_oにそ
れぞれ与えられる。これらの乗算器１２_１〜１２
_oにて前記ハイブリツド回路１の推定廻込み特性
であるタツプ係数h₁〜ｈ_oが上記各タツプ出力に
乗ぜられ、これらの乗算出力が加算器１３にて合
成されて擬似廻込み信号が生成されている。こ
の擬似廻込み信号を減算器１０にて前記ハイブ
リツド回路１を介して廻込んだ信号から除去する
ことによつて、その打消が行われるようになつて
いる。またこの減算器１０にて打消されなかつた
信号成分、つまり減算器１０の誤差出力ｅは乗算
器１５を介して比例定数αが乗ぜられたのちタツ
プ係数回路１６に入力されている。このタツプ係
数回路１６にて上記比例定数αが乗ぜられた誤差
出力と前記各タツプ出力が乗ぜられ、これをサン
プル毎に各タツプで累積演算して前記タツプ係数
h₁〜ｈ_oが求められている。尚、レジスタ１７_１
〜１７_oは上記乗算出力を累積加算処理してタツ
プ係数を求め、これを保持して前記乗算器１２_１
〜１２_oにタツプ係数を与えるものである。

従つてこのようなエコーキヤンセラー回路９に
よれば、或る時点で推定された廻込み特性を示す
タツプ係数によつて廻込み信号の打消し処理が行
われたのち、その誤差出力をもつて上記タツプ係
数の修正が行われる。そして、タツプ係数が収束
して前記廻込み特性が正確に推定されたのち、こ
の推定特性に従つてハイブリツド回路１を介した
廻込み信号の打消しが行われることになる。この
廻込み特性の推定演算は例えば最小２乗誤差アル
ゴリズムに従つて行われる。ここで今、擬似エコ
ーインパルス特性（タツプ係数）をｈ_j＝ｈ_(jT
）、入力信号系列をｘ_j、出力信号系列をｙ_j、打
消し残留誤差をｅ_jとして示すと、各サンプル毎
の上記擬似エコーインパルス特性の修正は、Ｋサ
ンプル目の修正として ｈ^Ｋ _ｊ＝ｈ^Ｋ−１ _ｊ＋α・ｅ_k-1・ｘ_k-j-1 として示される。そしてこのときの推定エコー信
号は なるたたみ込み形式の式として表現される。そし
て、このときの打消し残留誤差信号成分は 但し、タツプ数はＮである。として示される。
従つて、このようなエコーキヤンセラー回路９を
実現するトランスバーサルフイルタにあつては、
信号ｘが入力されたのち信号ｙが与えられると
き、その時間遅延量に相当するタツプ位置にタツ
プ利得が最大となるメインタツプが生じ、このよ
うなタツプ系数列（推定特性）を用いて擬似廻り
込み信号が生成され廻込み信号が打消されること
になる。

〔発明が解決しようとする問題点〕

ところがこのようなエコーキヤンセラー回路９
は前述したように長距離回線のエコーを打消すこ
とを目的として開発されたものであり、その信号
遅延量は数10msecにも達し、これ故同定擬似エ
コー路のインパルス応答特性も大幅な遅延量（フ
ラツトデイレイ）を有したものとなつている。

これに対して拡声電話機のハイブリツド回路１
における廻込み特性の遅延量はさほど大きくな
く、そのエコーインパルス応答のメインタツプ
は、応答の初頭にあり、フラツトデイレイは非常
に小さい。従つてこのような場合、第１図に示さ
れる回路のLPF２，５の遅延量がエコーキヤンセ
ラー回路９において問題となる。仮りに、LPF２
の遅延量が大きいと、PEG回路４では、入力信
号ｘを得る以前に擬似廻込み信号を生成して信
号ｙに対処する必要が生じ、大きな矛盾が生じ
る。換言すれば、推定特性のメインアツプがレジ
スタ１１の最初のタツプより前にあることが要求
され、負の遅延を与えなければならなくなるの
で、物理的にその実現が不可能となる。

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、上述した不具合
を解消して常に安定に反響路における送信信号の
廻込み信号を打消してハウリング等の発生を効果
的に防止するようにした簡易で実用性の高い構成
の反響打消し装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、送話器等の入力部から反響路を介し
て受話器等の出力部側に廻込む信号から擬似廻込
み信号を差引く演算手段に入力される廻込み信号
が、常に確実に擬似廻込み信号生成手段への入力
信号よりも擬似廻込み信号生成手段の一推定動作
期間、つまり廻込み特性推定の１サンプル周期以
上遅れるように入力部から反響路を介して演算手
段に廻り込む廻込み信号を遅延させるようにした
ことを特徴としている。

〔作用〕

送話器からハイブリツド回路を介して演算手段
に入力される廻込み信号を遅延させると、演算手
段における擬似廻込み信号の入力タイミングと廻
込み信号の入力タイミングとを合致させることが
できる。このため、エコーキヤンセラー回路にお
ける廻込み特性の推定および擬似廻込み信号生成
の安定化が図れ、上述した目的を効果的に達成で
きる。

またこれによつて本発明では、フラツトデイレ
イの殆んどない廻込み特性に対しても十分に対処
でき、その悪影響を未然に防ぐようにした反響打
消し装置の提供が可能である。

〔実施例〕

以下、図面を参照して本発明の実施例につき説
明する。

第３図は第１の実施例装置の概略構成を示す図
で、第１図に示す装置と同一部分には同一符号を
付して示してある。この実施例に係るエコーキヤ
ンセラー回路２０の特徴とするところは、反響路
となるハイブリツド回路１から演算手段である減
算器１０に受信信号を導く回路に遅延回路を設け
た点にある。即ち、LPF５を介したのちＡ／Ｄ変
換器６によつてデイジタル変換された廻込み信号
を遅延すべく、Ａ／Ｄ変換器６の出力に遅延回路
としてのシフトレジスタ２１を設け、このシフト
レジスタ２１を介して上記廻込み信号を減算器１
０に入力するようにしている。このシフトレジス
タ２１は、PEG回路４の一動作タイミング、つ
まり１サンプル周期分、廻込み信号を遅延するも
のであつて、これによつて例えハイブリツド回路
１の廻込み特性のフラツトデイレイが零であつて
も、送信信号に対して廻込み信号が上記１サンプ
ル周期遅れてPEG回路４に入力されるようにな
つている。

このように構成された本装置によれば、PEG
回路４は、常に安定に動作し、送信信号を入力し
て１サンプル前の廻込み信号との間で推定された
廻込み特性に従つて擬似廻込み信号を生成する。
減算器１０は、これと廻込み信号との差をとるこ
とにより廻込み信号成分を打消したのち、その残
留誤差から上記推定廻込み特性を修正して次のサ
ンプルタイミングの打消し処理に備えることにな
る。従つて推定される廻込み特性（タツプ係数）
が極めてスムーズに収速し、ここに安定した反響
打消し、つまりハイブリツド回路１を介して送信
信号の漏れ成分を効果的に打消すことが可能とな
る。また廻込み信号の遅延はシフトレジスタ２１
によりデイジタル的に行われ、全帯域通過の１サ
ンプル遅延が施されることになるので、これによ
り歪の発生がない上、構成が簡単である。尚、こ
こでは１サンプル遅延につき示したが数サンプル
遅延により実現できることも勿論のことである。
またこのようにデイジタル的に遅延制御すること
のみならず、LPF５に適当な全域通過形の遅延特
性をアナログ的に付加することも可能である。但
しこの場合、サンプル周期に対して正確な整数倍
の遅延時間を設定することが困難であるから、そ
の遅延時間が少なくともPEG回路４の１サンプ
ル周期以上となるように回路設計することが必要
である。

このように構成された装置のインパルス応答に
つき説明すると、送信信号として第４図ａに示す
如きパルス信号が与えられると、このパルス信号
がハイブリツド回路１を介して廻込む応答は同図
ｂに示すようになる。ここで、その遅れ時間D₀
はフラツトデイレイを示している。しかして、上
記パルス信号がLPF２を介して減算器１０に入力
されるときの応答波形は、LPF２による遅れ分
D₁を含んで第４図ｃに示すようになり、また
LPF５を介して減算器１０に入力される廻込み信
号はLPF５の遅れD₂を受けて同図ｄに示すよう
になる。これらのLPF２，５の遅れD₁，D₂に比
してフラツトデイレイD₀が長い場合には、第４
図ｃ，ｄにその波形を示すように、廻込み信号が
送信信号に比して十分遅れて減算器１０に与えら
れるので、ここにPEG回路４による廻込み特性
の推定が前記したアルゴリズムに従つて正常に行
われる。故に廻込み信号の打消し効果が十分に奏
されることになる。

これに対して、ハイブリツド回路１におけるフ
ラツトデイレイが零の場合、第４図ｅに示すよう
に廻込み信号は、LPF５の遅延D₂のみを受けて
減算器１０に与えられることになる。このとき上
記LPF２，５の遅延特性がD₁＞D₂であるなら
ば、廻込み信号の減算器１０への入力が送信信号
の入力よりも先に行われてしまう。このことは、
送信信号および廻込み信号から推定される廻込み
特性に従つて作成される擬似廻込み信号の出力以
前に廻込み信号が到来することを意味する。つま
り原因より先に結果が生じると云うことになり、
正常なタツプ修正ができなくなる。この点、本装
置にあつては、シフトレジスタ２１によつて、上
記廻込み信号が時間ｄだけ更に遅延されて減算器
１０に入力されるので、PEG回路４の動作に必
要な送信信号と廻込み信号とが正常な時間関係と
なる。故に本装置では、ハイブリツド回路１のフ
ラツトデイレイが殆んどない場合でも、上記ハイ
ブリツド回路１の廻込み特性で正確に推定して、
その廻込み成分の効果的な打消しが行われる。

またこのような遅れD₁，D₂については、LPF
２，５の設計により、D₁＜D₂なる関係に定めれ
ばよいことは云うまでもない。ところがこのよう
にLPF２，５を設計することは各種制約から非常
に困難であるが、上述したようにデイジタル変換
した時点でこれを遅延制御するようにすれば簡易
に実現することができ、実用上極めて好ましい。

ところで、上記した装置は、廻込み信号成分を
デイジタル形の減算器１０によりデイジタルレベ
ルで打消したのち、その出力信号をアナログ変換
して受話器に導くように構成されたものである
が、この廻込み信号の打消し処理をアナログ的に
実行するようにしてもよい。第５図は、このアナ
ログ形の減算器を用いて構成された本発明の第２
の実施例に係るエコーキヤンセラー回路３０を示
す概略構成図である。この装置では、デイジタル
変換してPEG回路４に供給される送信信号を取
出し、これを遅延手段であるシフトレジスタ２２
を介して１サンプル遅延したのち、Ｄ／Ａ変換器
２３によりアナログ信号に復元し、LPF２４を介
してハイブリツド回路１に供給するように構成さ
れる。またハイブリツド回路１を介して廻込み信
号は、アナログ形の減算器２５により打消された
のち受信側に出力されるようになつている。
PEG回路４は、この減算器２５の出力をLPF
５，Ａ／Ｄ変換器６を介して入力し、先に入力さ
れた送信信号との間でハイブリツド回路１におけ
る廻込み特性を推定し、この推定特性に従つて生
成された擬似廻込み信号をＤ／Ａ変換器２６，
LPF２７を介して前記減算器２５に与えている。
これによつて減算器２５は、ハイブリツド回路１
を介した送信信号の廻込み信号中から上記擬似廻
込み信号を減算し、廻込み信号成分をアナログレ
ベルで打消した受信信号を出力する。

このように構成された装置では、送信信号は
PEG回路４に入力されたのち、デイジタル的に
全帯域通過型の遅延処理がシフトレジスタ２２に
よつて施されたのちハイブリツド回路１を介して
送信される。従つてこのハイブリツド回路１から
漏れて受信側に廻込む送信信号成分自体、前記
PEG回路４に入力された送信信号から遅れたも
のとなるので、ここにエコーキヤンセラー回路３
０の安定した廻込み特性の推定が行われることに
なる。故に、先の実施例と同様に安定した廻込み
信号の打消しが行われることになる。

また全帯域通過形のアナログ遅延線を受信側に
設けてもよいことは勿論のことである。

以上、本発明に係る反響打消し装置のいくつか
の基本構成と、その作用につき説明した。しか
し、本装置をハード的に実現するに際しては、
PEG回路４の信号入力を時分割形式として、
Ａ／Ｄ変換およびＤ／Ａ変換の構成を簡略化する
ことが好ましい。第６図ａ〜ｉはこの時分割処理
を行う場合の動作タイミングを示すものである。
即ち、エコーキヤンセラー回路４の１サンプル期
間jTを第６図ａに示すように２つに区分し、同
図ｂに示される時分割多重化されて入力される送
信信号および廻込み信号を同図ｃ，ｄにそれぞれ
示すようにしてサンプリングして取込む。そし
て、第６図ｅに示す１サンプル前に求められた打
消し残留誤差のデータを同図ｆに示すタイミング
で取出し、同図ｇに示す送信信号のタツプ出力と
の間で演算を行つて推定特性の修正値を同図ｈの
如く求める。そして、この信号に第６図ｉに示す
ように推定廻込み特性を１サンプル毎に修正して
いくようにすればよい。

このようにすれば、例えばレジスタに送信信号
を取込んだのちには、これを保持して廻込み特性
の推定演算に用い、この間に廻込み信号を取込め
ばよいので、Ａ／Ｄ変換器の構成を簡略化するこ
とができる。しかもこのような多重化処理の場
合、廻込み信号の入力タイミングが1/2サイクル
遅れることになるので、等価的に同じサンプル区
間を考えるとフラツトデイレイが殆んどないよ
う、廻込み信号が進むことになるが、前記したよ
うにシフトレジスタ２１によつて廻込み信号が１
サンプル以上遅延されているので、上記したよう
な不具合が生じることがない。即ち、このような
多重化処理を行う場合、時分割な信号入力によつ
て等価的に廻込み信号の入力が進むので、前記し
たシフトレジスタによる遅延処理が、エコーキヤ
ンセラー回路２０，３０の動作安定化を図る上で
大きく貢献する。

〔発明の効果〕

以上詳述したように本発明によれば、反響路に
接続されてその廻込み特性を推定し、この推定特
性に従つて廻込み信号を打消す反響打消し装置に
おいて、上記推定に用いる送信信号に比してその
廻込み信号を遅延により１サンプル以上遅らせる
ので、エコーキヤンセラー回路の安定した動作を
行わしめることができる。従つて反響路における
フラツトデイレイが殆んどない場合でもその廻込
み信号を効果的に抑えて、ハウリング等の発生を
確実に防止できる等の絶大なる効果を奏する。

【図面の簡単な説明】

第１図は従来のエコーキヤンセラー回路の一例
を示す構成図、第２図は同回路におけるPEG回
路の基本的な構成図、第３図は本発明の一実施例
装置の概略構成図、第４図ａ〜ｅは本装置におけ
る信号のインパルス応答を示す図、第５図は本発
明の別の実施例装置の概略構成図、第６図ａ〜ｉ
は本発明の更に別の実施例を示す動作タイミング
図である。 １……ハイブリツド回路、２，５，８……
LPF、３，６……Ａ／Ｄ変換器、４……擬似廻込
み信号生成回路、７……Ｄ／Ａ変換器、９，２
０，３０……エコーキヤンセラー回路、１０，２
５……減算器、１１……タツプ付遅延線、１２_１
〜１２_o……乗算器、１３……加算器、１５……
乗算器、１６……タツプ係数器、１７_１〜１７_o
……レジスタ、２１，２２……シフトレジスタ、
２３，２６……Ｄ／Ａ変換器、２４，２７……
LPF。

Claims (1)

1. 【特許請求の範囲】 １ 入力部から反響路を介して出力部側に廻込む
   廻込み信号をＡ／Ｄ変換する第１のＡ／Ｄ変換器
   と、この第１のＡ／Ｄ変換器の出力とデイジタル
   信号の擬似廻込み信号とを入力して両信号の差信
   号を前記出力部に出力するデイジタル型の演算手
   段と、前記入力部から前記反響路に送出される信
   号を入力し該信号をＡ／Ｄ変換する第２のＡ／Ｄ
   変換器と、この第２のＡ／Ｄ変換器からの信号と
   前記演算手段からの差信号とを入力し、両入力信
   号から前記反響路の廻込み特性を推定するととも
   に、この推定された廻込み特性に従つて前記擬似
   廻込み信号を生成し前記演算手段に出力するデイ
   ジタル型の擬似廻込み信号生成手段とを具備した
   反響打消し装置において、 前記入力部から送出され前記反響路を介して前
   記演算手段に廻込む信号を前記第２のＡ／Ｄ変換
   器から前記擬似廻込み信号生成手段に入力される
   信号に対し前記擬似廻込み生成手段における廻込
   み特性の一推定動作期間以上遅延させる遅延回路
   を設けたことを特徴とする反響打消し装置。 ２ 入力部から反響路を介して出力部側に廻込む
   廻込み信号とアナログ信号の擬似廻込み信号とを
   入力して両信号の差信号を前記出力部に出力する
   アナログ型の演算手段と、前記入力部から前記反
   響路に送出される信号を入力し該信号をＡ／Ｄ変
   換する第１のＡ／Ｄ変換器と、前記演算手段から
   出力される差信号を入力し該信号をＡ／Ｄ変換す
   る第２のＡ／Ｄ変換器と、これら２つのＡ／Ｄ変
   換器からの信号を入力し、両入力信号から前記反
   響路の廻込み特性を推定するとともに、この推定
   された廻込み特性に従つてデイジタル信号の擬似
   廻込み信号を生成し出力するデイジタル型の擬似
   廻込み信号生成手段と、この擬似廻込み信号生成
   手段から出力される上記擬似廻込み信号をＤ／Ａ
   変換して前記演算手段に出力するＤ／Ａ変換器と
   を具備した反響打消し装置において、 前記入力部から送出され前記反響路を介して前
   記演算手段に廻込む信号を前記第１のＡ／Ｄ変換
   器から前記擬似廻込み信号生成手段に入力される
   信号に対し前記擬似廻込み生成手段における廻込
   み特性の一推定動作期間以上遅延させる遅延回路
   を設けたことを特徴とする反響打消し装置。