JP2547782B2 - ノルム算出装置 - Google Patents
ノルム算出装置Info
- Publication number
- JP2547782B2 JP2547782B2 JP62186409A JP18640987A JP2547782B2 JP 2547782 B2 JP2547782 B2 JP 2547782B2 JP 62186409 A JP62186409 A JP 62186409A JP 18640987 A JP18640987 A JP 18640987A JP 2547782 B2 JP2547782 B2 JP 2547782B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sum
- shift register
- norm
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえばエコーキャンセラー装置に用いら
れるノルム算出装置に関する。
れるノルム算出装置に関する。
（従来の技術） 電話機等の送受話器は４線回路で構成され、これに対
して加入者回線は２線回路からなるため、一般にハイブ
リッド回路を用いて上記両者を４線−２線変換して接続
している。このハイブリッド回路は理想的には両者のイ
ンピーダンス整合を図り得るが、実際には回線の接続状
況やその他の理由によってインピーダンスの不整合を生
じていることが多い。このためハイブリッド回路におい
て信号の廻込み、すなわち側音が生じ、通信障害や拡声
電話機におけるハウジングの発生を招いている。
して加入者回線は２線回路からなるため、一般にハイブ
リッド回路を用いて上記両者を４線−２線変換して接続
している。このハイブリッド回路は理想的には両者のイ
ンピーダンス整合を図り得るが、実際には回線の接続状
況やその他の理由によってインピーダンスの不整合を生
じていることが多い。このためハイブリッド回路におい
て信号の廻込み、すなわち側音が生じ、通信障害や拡声
電話機におけるハウジングの発生を招いている。
また、スピーカとマイク間でもスピーカーから出た音
が壁や人物に反射することにより音響結合が生じ同様に
ハウジングの原因となっていた。
が壁や人物に反射することにより音響結合が生じ同様に
ハウジングの原因となっていた。
そこで従来より、上記ハイブリッド回路の側音特性や
音響結合特性、つまり反響路特性をインパルス応答の形
で推定し、このインパルス応答に従って疑似反響信号を
生成して廻込み信号（反響信号）から差引くことにより
側音を除去し、以て通話障害やハウリングの発生を防ぐ
エコー・キャンセラー装置が種々研究されている。
音響結合特性、つまり反響路特性をインパルス応答の形
で推定し、このインパルス応答に従って疑似反響信号を
生成して廻込み信号（反響信号）から差引くことにより
側音を除去し、以て通話障害やハウリングの発生を防ぐ
エコー・キャンセラー装置が種々研究されている。
第２図は従来の一般的なエコー・キャンセラー装置の
一例を示す構成図であり、この例は側音防止での応用に
関する。ここで図中１はハイブリッド回路を示してい
る。このハイブリッド回路１を介して送信信号ｘ（ｔ）
が回線に送出され、また回線からの信号ｎ（ｔ）は上記
ハイブリッド回路１を介して受信される。ただし、この
とき、ハイブリッド回路１の４線側出力には、送信信号
ｘ（ｔ）の側音（反響信号）ｙ（ｔ）を生じ、したがっ
てその受信出力Ｒ（ｔ）はｙ（ｔ）＋ｎ（ｔ）として表
されるものとなっている。
一例を示す構成図であり、この例は側音防止での応用に
関する。ここで図中１はハイブリッド回路を示してい
る。このハイブリッド回路１を介して送信信号ｘ（ｔ）
が回線に送出され、また回線からの信号ｎ（ｔ）は上記
ハイブリッド回路１を介して受信される。ただし、この
とき、ハイブリッド回路１の４線側出力には、送信信号
ｘ（ｔ）の側音（反響信号）ｙ（ｔ）を生じ、したがっ
てその受信出力Ｒ（ｔ）はｙ（ｔ）＋ｎ（ｔ）として表
されるものとなっている。
さて、送信信号ｘ（ｔ）はA/D変換器２を介して△Ｔ
＝1/2fcとなる時間間隔毎に逐次ディジタル変換されて
ｎ段のシフトレジスタ３に与えられると共に、後述する
タップ係数修正回路４に供給されている。
＝1/2fcとなる時間間隔毎に逐次ディジタル変換されて
ｎ段のシフトレジスタ３に与えられると共に、後述する
タップ係数修正回路４に供給されている。
なお、上記fcは入力信号ｘ（ｔ）の最高周波数成分を
示している。しかして、時刻ｔ＝ｋ・△Ｔでサンプル入
力した信号ｘ（ｋ）とすると、シフトレジスタ３には各
タップにｘ（ｋ）、ｘ（ｋ−１）、…、ｘ（ｋ−ｎ＋
１）となる入力信号列Ｘ（ｋ）が格納されることにな
る。一方、レジスタ５には、前記ハイブリッド回路１の
ｋ回目の反響路推定によって求められたインパルス応答
の形で与えられトランスバーサルフィルタのタップ係数
（ｋ）、つまり１（ｋ）、２（ｋ）、…、
ｎ（ｋ）が格納されている。これらのレジスタ３、５の
各タップ出力は、乗算器61、62、…、6nにてそれぞれ掛
け合わされたのち、加算器７にてその総和が求められ
る。これによって、・印を内積演算記号として （ｋ）＝（ｋ）・Ｘ（ｋ） …（１） なる疑似反響信号（ｋ）が生成される。この疑似反響
信号（ｋ）を減算器９に与え、A/D変換器10でＲ
（ｔ）をディジタル値にした受信端出力Ｒ（ｋ）から差
引くことにより、廻込みによる反響信号ｙ（ｋ）を打消
している。
示している。しかして、時刻ｔ＝ｋ・△Ｔでサンプル入
力した信号ｘ（ｋ）とすると、シフトレジスタ３には各
タップにｘ（ｋ）、ｘ（ｋ−１）、…、ｘ（ｋ−ｎ＋
１）となる入力信号列Ｘ（ｋ）が格納されることにな
る。一方、レジスタ５には、前記ハイブリッド回路１の
ｋ回目の反響路推定によって求められたインパルス応答
の形で与えられトランスバーサルフィルタのタップ係数
（ｋ）、つまり１（ｋ）、２（ｋ）、…、
ｎ（ｋ）が格納されている。これらのレジスタ３、５の
各タップ出力は、乗算器61、62、…、6nにてそれぞれ掛
け合わされたのち、加算器７にてその総和が求められ
る。これによって、・印を内積演算記号として （ｋ）＝（ｋ）・Ｘ（ｋ） …（１） なる疑似反響信号（ｋ）が生成される。この疑似反響
信号（ｋ）を減算器９に与え、A/D変換器10でＲ
（ｔ）をディジタル値にした受信端出力Ｒ（ｋ）から差
引くことにより、廻込みによる反響信号ｙ（ｋ）を打消
している。
したがって、打消後の残差信号ｅ（ｋ）は、 ｅ（ｋ）＝Ｒ（ｋ）−（ｋ） ＝ｙ（ｋ）−（ｋ）＋ｎ（ｋ） …（２） と求められる。ただし、ｅ（ｋ）に真の受信信号ｎ
（ｔ）が含まれている場合には、正確な反響路推定が行
なえないので、ダブルトークディテクタ14により、Ｒ
（ｋ）にｎ（ｋ）が含まれている時の推定を禁止させ
る。このダブルトークディテクタ14は、たとえばｘ
（ｔ）とＲ（ｔ）との電力を比較して、（Ｒ（ｔ）の電
力）＞（ｘ（ｔ）の電力）であれば推定を禁止とするも
のである。
（ｔ）が含まれている場合には、正確な反響路推定が行
なえないので、ダブルトークディテクタ14により、Ｒ
（ｋ）にｎ（ｋ）が含まれている時の推定を禁止させ
る。このダブルトークディテクタ14は、たとえばｘ
（ｔ）とＲ（ｔ）との電力を比較して、（Ｒ（ｔ）の電
力）＞（ｘ（ｔ）の電力）であれば推定を禁止とするも
のである。
しかして、反響路推定はこの残差ｅ（ｋ）をタップ係
数修正回路４に与え、タップ係数 を逐次修正していく。かくして、ここにハイブリッド回
路１の反響路特性が推定され、この推定された反響路特
性に従って疑似反響信号が生成されて反響信号の打消し
が行われることになる。
数修正回路４に与え、タップ係数 を逐次修正していく。かくして、ここにハイブリッド回
路１の反響路特性が推定され、この推定された反響路特
性に従って疑似反響信号が生成されて反響信号の打消し
が行われることになる。
ところで、上記の反響路特性を推定する反響路推定ア
ルゴリズムとして良く知られているものに最急降下法
（SD法）と呼ばれる手法がある。この手法はトランスパ
ーサルフィルタのタップ係数 を なる式で逐次修正するものである。
ルゴリズムとして良く知られているものに最急降下法
（SD法）と呼ばれる手法がある。この手法はトランスパ
ーサルフィルタのタップ係数 を なる式で逐次修正するものである。
最急降下法によれば、反響路入力信号ｘ（ｔ）rms
（標準偏差）σｘなる白色雑音を含んでいる場合、残差
ｅ（ｋ）の電力ｓ（ｋ）は ｓ（ｋ）＝（１−２ασx2＋ｎα２σx4）ｓ（ｋ−１）
…（４） なる漸化式で表されることが知られている。しかして、
この（４）式の収束条件は ０＜α＜2/nσx2 …（５） で表され、最も速い速度で収束するための最適ステップ
サイズα０は α０＝1/nσx2 …（６） となる。
（標準偏差）σｘなる白色雑音を含んでいる場合、残差
ｅ（ｋ）の電力ｓ（ｋ）は ｓ（ｋ）＝（１−２ασx2＋ｎα２σx4）ｓ（ｋ−１）
…（４） なる漸化式で表されることが知られている。しかして、
この（４）式の収束条件は ０＜α＜2/nσx2 …（５） で表され、最も速い速度で収束するための最適ステップ
サイズα０は α０＝1/nσx2 …（６） となる。
ところが、σｘはｘ（ｔ）の電力に依存しているた
め、最適ステップサイズα０もｘ（ｔ）の電力に依存し
ている。したがって、この最急降下法では、たとえば音
声信号のように電力が刻々と変化する信号を扱った場
合、電力が低下すると収束速度も極端に低下してしまう
という不具合があった。
め、最適ステップサイズα０もｘ（ｔ）の電力に依存し
ている。したがって、この最急降下法では、たとえば音
声信号のように電力が刻々と変化する信号を扱った場
合、電力が低下すると収束速度も極端に低下してしまう
という不具合があった。
そこで、この不具合を解消するために、学習同定法と
呼ばれる手法が用いられている。この手法はタップ係数 を なる式で逐次修正する手法である。
呼ばれる手法が用いられている。この手法はタップ係数 を なる式で逐次修正する手法である。
この学習同定法によれば修正項ををＸ（ｋ）のノルム
値 で正規化しているため、収束速度がｘ（ｔ）に依存せ
ず、ｘ（ｔ）がrms値σｘなる白色雑音を含む場合の残
差ｅ（ｋ）の電力ｓ（ｋ）は ｓ（ｋ）＝（１−1/n）ｓ（ｋ−１） …（８） で収束する。
値 で正規化しているため、収束速度がｘ（ｔ）に依存せ
ず、ｘ（ｔ）がrms値σｘなる白色雑音を含む場合の残
差ｅ（ｋ）の電力ｓ（ｋ）は ｓ（ｋ）＝（１−1/n）ｓ（ｋ−１） …（８） で収束する。
なお、第２図のエコーキャンセラーは、制御信号RST
により、レジスタ５、レジスタ３がクリヤされ、上記各
反響路推定アルゴリズムは、このクリヤ状態を初期条件
とする。
により、レジスタ５、レジスタ３がクリヤされ、上記各
反響路推定アルゴリズムは、このクリヤ状態を初期条件
とする。
このように学習同定法は入力音声信号の電力に依存す
ることなしに、一定の収束速度が得られ、音声エコーキ
ャンセラーの収束アルゴリズムとして適したものである
が、簡単なアルゴリズムである最急降下法に比較して、 による正規化、 の算出等の演算が新たに必要となる。
ることなしに、一定の収束速度が得られ、音声エコーキ
ャンセラーの収束アルゴリズムとして適したものである
が、簡単なアルゴリズムである最急降下法に比較して、 による正規化、 の算出等の演算が新たに必要となる。
このうち、正規化に関しては、除算をシフト操作によ
り簡略化する手段がある。
り簡略化する手段がある。
一方、 の算出に関しては、一般的には、 となり、Ｎ回の乗算が必要となる。
第３図はこのノルム算出装置の構成図であり、シフト
レジスタ111、112、…、11Nより得られるＸ（ｋ）、ｘ
（ｋ−１）、…、Ｘ（ｋ−Ｎ＋１）をそれぞれ乗算器12
1、122、…、12Nで２乗し、アキュムレータ13で累積す
ることにより（９）式の演算が実現できる。
レジスタ111、112、…、11Nより得られるＸ（ｋ）、ｘ
（ｋ−１）、…、Ｘ（ｋ−Ｎ＋１）をそれぞれ乗算器12
1、122、…、12Nで２乗し、アキュムレータ13で累積す
ることにより（９）式の演算が実現できる。
しかし、第３図からも明らかなように、この場合には
ハード量が莫大なものとなり、コスト面等を考慮すると
現実的ではない。
ハード量が莫大なものとなり、コスト面等を考慮すると
現実的ではない。
このため、 の算出を なる漸化式を用い、初期値 とし、 にx2（ｋ）を加え、x2（ｋ−Ｎ）を差引く操作を繰返し
行うことにより、２回の乗算により、容易に を得る手段がある。
行うことにより、２回の乗算により、容易に を得る手段がある。
第４図はこのノルム算出装置の構成図であり、シフト
レジスタ21、22より得られるＸ（ｋ）、Ｘ（ｋ−ｎ）を
乗算器23、24で２乗し、アキュムレータ26で累積するこ
とにより（10）式の演算が実現できる。なお初期状態と
しては制御信号RSTでシフトレジスタ21、22およびアキ
ュムレータ26をリセットする。
レジスタ21、22より得られるＸ（ｋ）、Ｘ（ｋ−ｎ）を
乗算器23、24で２乗し、アキュムレータ26で累積するこ
とにより（10）式の演算が実現できる。なお初期状態と
しては制御信号RSTでシフトレジスタ21、22およびアキ
ュムレータ26をリセットする。
第４図からも明らかなように、この方式によると
（９）式ではｎ回の乗算が必要であったものを２回に減
少でき低コスト化に非常に有効な手段であるが、後者の 算出手段に、漸化的に各サンプルで得た を次のサンプルで用いているため外来ノイズ等の何らか
の理由で、一度演算誤差が発生すると、永遠に復旧しな
いため、信頼性に問題があった。また、このことは、特
に衛生通信用エコーキャンセラーでは長時間継続して使
用するため、特に重要な問題となる。
（９）式ではｎ回の乗算が必要であったものを２回に減
少でき低コスト化に非常に有効な手段であるが、後者の 算出手段に、漸化的に各サンプルで得た を次のサンプルで用いているため外来ノイズ等の何らか
の理由で、一度演算誤差が発生すると、永遠に復旧しな
いため、信頼性に問題があった。また、このことは、特
に衛生通信用エコーキャンセラーでは長時間継続して使
用するため、特に重要な問題となる。
（発明が解決しようとする問題点） このように一般式である（９）式を用いたノルム算出
装置では、ハード量が莫大なものとなりコスト面等で問
題がある。
装置では、ハード量が莫大なものとなりコスト面等で問
題がある。
また、漸化式である（10）式を用いたノルム算出装置
では、一度演算誤差が発生すると、永遠に復旧しないた
め、信頼性に問題がある。
では、一度演算誤差が発生すると、永遠に復旧しないた
め、信頼性に問題がある。
本発明は、以上の問題点を除去するためになされたも
ので、ローコストで一度発生した誤差が継続せず信頼性
がより向上したノルス算出装置を提供することを目的と
する。
ので、ローコストで一度発生した誤差が継続せず信頼性
がより向上したノルス算出装置を提供することを目的と
する。
［発明の構成］ （問題点を解決するための手段） すなわち本発明は、時系列データにおける各データを
それぞれ２乗し、これら２乗値の総和を算出するノルム
算出装置において、前記時系列データを蓄積する第１の
シフトレジスタと、この第１のシフトレジスタに蓄積さ
れた時系列データから一定サンプル間隔でデータを得て
これらデータをそれぞれ２乗しこれら２乗値の総和を算
出する積和演算手段と、この積和演算手段で算出された
総和データを蓄積する第２のシフトレジスタと、前記総
和演算手段で算出された総和データと前記第２のシフト
レジスタに蓄積された総和データとを加算する加算手段
とを具備することを特徴としている。
それぞれ２乗し、これら２乗値の総和を算出するノルム
算出装置において、前記時系列データを蓄積する第１の
シフトレジスタと、この第１のシフトレジスタに蓄積さ
れた時系列データから一定サンプル間隔でデータを得て
これらデータをそれぞれ２乗しこれら２乗値の総和を算
出する積和演算手段と、この積和演算手段で算出された
総和データを蓄積する第２のシフトレジスタと、前記総
和演算手段で算出された総和データと前記第２のシフト
レジスタに蓄積された総和データとを加算する加算手段
とを具備することを特徴としている。
（作用） 本発明では、ノルム値が加算手段が出力する総和演算
手段で算出された総和データと第２のシフトレジスタに
蓄積された総和データとの加算値であるため、一度発生
した誤差が継続せず信頼性がより向上する。また、積和
演算手段で２乗すべき機会が減りローコスト化が図れ
る。
手段で算出された総和データと第２のシフトレジスタに
蓄積された総和データとの加算値であるため、一度発生
した誤差が継続せず信頼性がより向上する。また、積和
演算手段で２乗すべき機会が減りローコスト化が図れ
る。
（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例に係るノルム算出装置の構
成を示すブロック図である。
成を示すブロック図である。
同図に示すノルム算出装置は、従来例の第２図に示し
たエコーキャンセラー装置におけるハイブリッド回路１
の反響路特性のタップ係数をタップ係数修正回路４で学
習同定法により修正するときに用いられるものである。
たエコーキャンセラー装置におけるハイブリッド回路１
の反響路特性のタップ係数をタップ係数修正回路４で学
習同定法により修正するときに用いられるものである。
すなわち、この学習同定法はタップ係数 を なる式で逐次修正する手法であり、この実施例で示すノ
ルム算出装置は、 の値を算出するものである。
ルム算出装置は、 の値を算出するものである。
第１図において、符号31はタップ数が1000段のシフト
レジスタでり、このシフトレジスタ31の奇数段目のタッ
プ311、313…からの出力はそれぞれ乗算器321、323…に
よって２乗され、アキュムレータ33に蓄積されるように
なっている。
レジスタでり、このシフトレジスタ31の奇数段目のタッ
プ311、313…からの出力はそれぞれ乗算器321、323…に
よって２乗され、アキュムレータ33に蓄積されるように
なっている。
アキュムレータ33に蓄積されたデータは、メモリ34に
よって１ビット遅延されたデータと加算器35によって加
算されるようになっている。
よって１ビット遅延されたデータと加算器35によって加
算されるようになっている。
ここで、第２図における信号ｘ（ｔ）をA/D変換器２
によって所定のタイミングでサンプル入力した信号ｘ
（ｋ）とすると、シフトレジスタ31には各タップにｘ
（ｋ）、ｘ（ｋ−１）、…、ｘ（ｋ−Ｎ＋１）となる入
力信号Ｘ（ｋ）が格納されることになる。
によって所定のタイミングでサンプル入力した信号ｘ
（ｋ）とすると、シフトレジスタ31には各タップにｘ
（ｋ）、ｘ（ｋ−１）、…、ｘ（ｋ−Ｎ＋１）となる入
力信号Ｘ（ｋ）が格納されることになる。
そして、このシフトレジスタ31の奇数段目のタップ31
1、313…からの出力ｘ（ｋ）、ｘ（ｋ−２）、…、ｘ
（ｋ−Ｎ＋２）は、それぞれ乗算器321、323…によって
２乗され、x2（ｋ）、X2（ｋ−２）、…、X2（ｋ−Ｎ＋
２）となり、これらがアキュムレータ33に蓄積され、 を得る。
1、313…からの出力ｘ（ｋ）、ｘ（ｋ−２）、…、ｘ
（ｋ−Ｎ＋２）は、それぞれ乗算器321、323…によって
２乗され、x2（ｋ）、X2（ｋ−２）、…、X2（ｋ−Ｎ＋
２）となり、これらがアキュムレータ33に蓄積され、 を得る。
ここで、メモリ34には、 が記憶されているので、この記憶されているデータNMR1
（ｋ−１）とアキュムレータ33からのデータNMR1（ｋ）
とが加算器35によって加算され、 となり、ノルム値 が得られる。
（ｋ−１）とアキュムレータ33からのデータNMR1（ｋ）
とが加算器35によって加算され、 となり、ノルム値 が得られる。
このように、この実施例のノルム算出装置では、シフ
トレジスタ31のタップ数が1000段であるにもかかわら
ず、乗算器321…はその半分の500個でよく、従来例の第
３図に示したノルム算出装置の半分となり、ローコスト
となる。
トレジスタ31のタップ数が1000段であるにもかかわら
ず、乗算器321…はその半分の500個でよく、従来例の第
３図に示したノルム算出装置の半分となり、ローコスト
となる。
また、第４図に示したノルム算出装置のように、漸化
的に各サンプルで得た を次のサンプルで用いることはなく、逐次算出された値
を用いているので、たとえ演算誤差が発生したとして
も、その直後から復旧し、信頼性が高いものとなる。
的に各サンプルで得た を次のサンプルで用いることはなく、逐次算出された値
を用いているので、たとえ演算誤差が発生したとして
も、その直後から復旧し、信頼性が高いものとなる。
なお、上述した実施例では、シフトレジスタ31の奇数
段目のタップ311、313…からの出力すなわち１タップお
きの出力をそれぞれ乗算器321、323…によって２乗し、
アキュムレータ33に蓄積するものであったが、本発明は
これに限定されることはなく、２タップおき、３タップ
おき、…あるいはｎタップおきの出力を乗算して蓄積す
るようにしもよい。この場合、メモリ34はそれぞれ２ビ
ット、３ビット…あるいはｎビットの遅延のものを用い
る。
段目のタップ311、313…からの出力すなわち１タップお
きの出力をそれぞれ乗算器321、323…によって２乗し、
アキュムレータ33に蓄積するものであったが、本発明は
これに限定されることはなく、２タップおき、３タップ
おき、…あるいはｎタップおきの出力を乗算して蓄積す
るようにしもよい。この場合、メモリ34はそれぞれ２ビ
ット、３ビット…あるいはｎビットの遅延のものを用い
る。
［発明の効果］ 以上説明したように本発明のノルム算出装置では、乗
算すべき機会が減るためローコストとなり、また一度発
生した誤差が継続することはないため信頼性が向上す
る。
算すべき機会が減るためローコストとなり、また一度発
生した誤差が継続することはないため信頼性が向上す
る。
第１図は本発明の一実施例のに係るノルム算出装置の構
成を示すブロック図、第２図はエコーキャンセラー装置
の構成を示すブロック図、第３図および第４図は従来の
ノルム算出装置の構成を示すブロック図である。 31……シフトレジスタ 32……乗算器 33……アキュムレータ 34……メモリ 35……加算器
成を示すブロック図、第２図はエコーキャンセラー装置
の構成を示すブロック図、第３図および第４図は従来の
ノルム算出装置の構成を示すブロック図である。 31……シフトレジスタ 32……乗算器 33……アキュムレータ 34……メモリ 35……加算器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/347 Ｍ (72)発明者 南 重信 神奈川県川崎市幸区柳町70番地 株式会 社東芝柳町工場内 (72)発明者 佐伯 隆 東京都日野市旭が丘３−３−１ 株式会 社東芝日野工場内 (56)参考文献 特開 昭61−3535（ＪＰ，Ａ)
Claims (2)
- 【請求項１】時系列データにおける各データをそれぞれ
２乗し、これら２乗値の総和を算出するノルム算出装置
において、 前記時系列データを蓄積する第１のシフトレジスタと、
この第１のシフトレジスタに蓄積された時系列データか
ら一定サンプル間隔でデータを得てこれらデータをそれ
ぞれ２乗しこれら２乗値の総和を算出する積和演算手段
と、この積和演算手段で算出された総和データを蓄積す
る第２のシフトレジスタと、前記総和演算手段で算出さ
れた総和データと前記第２のシフトレジスタに蓄積され
た総和データとを加算する加算手段とを具備することを
特徴とするノルム算出装置。 - 【請求項２】第２のシフトレジスタは、積和演算手段で
算出された総和データをサンプル間隔に応じた時間蓄積
することを特徴とする特許請求の範囲第１項記載のノル
ム算出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62186409A JP2547782B2 (ja) | 1987-07-24 | 1987-07-24 | ノルム算出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62186409A JP2547782B2 (ja) | 1987-07-24 | 1987-07-24 | ノルム算出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6429133A JPS6429133A (en) | 1989-01-31 |
| JP2547782B2 true JP2547782B2 (ja) | 1996-10-23 |
Family
ID=16187910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62186409A Expired - Fee Related JP2547782B2 (ja) | 1987-07-24 | 1987-07-24 | ノルム算出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2547782B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178017A (ja) * | 1984-02-25 | 1985-09-12 | Plus Eng Co Ltd | 耐焼付性の優れた押出ピン |
| JPH0419031A (ja) * | 1990-05-15 | 1992-01-23 | Daihatsu Motor Co Ltd | 耐摩耗基準ピン |
-
1987
- 1987-07-24 JP JP62186409A patent/JP2547782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6429133A (en) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737410A (en) | Method for determining the location of echo in an echo canceller | |
| US5590121A (en) | Method and apparatus for adaptive filtering | |
| JP2503747B2 (ja) | Ｆｉｒ形エコ―キャンセラ | |
| US20040018860A1 (en) | Acoustic echo suppressor for hands-free speech communication | |
| US6404886B1 (en) | Method and apparatus for echo cancelling with multiple microphones | |
| JPH0618331B2 (ja) | 経時変化特性を有する配線において発生するエコ−をディジタル消去するための装置 | |
| EP0281101B1 (en) | Circuit for cancelling whole or part of a waveform using non-recursive and recursive filters | |
| US20040028217A1 (en) | Estimating bulk delay in a telephone system | |
| US6088445A (en) | Adaptive filter system having mixed fixed point or floating point and block scale floating point operators | |
| US6185299B1 (en) | Adaptive echo cancellation device in a voice communication system | |
| US6625279B1 (en) | Apparatus and method of estimating echo path delay | |
| JPS61135239A (ja) | エコ−キヤンセラ | |
| JP2547782B2 (ja) | ノルム算出装置 | |
| US7016487B1 (en) | Digital echo cancellation device | |
| JPS58125920A (ja) | 干渉制御器 | |
| US20060218214A1 (en) | Echo prevention circuit having signal subtracter feature | |
| JPS6113416B2 (ja) | ||
| JPS6155292B2 (ja) | ||
| JP3152815B2 (ja) | 音響反響除去装置 | |
| JP2841952B2 (ja) | エコー消去装置 | |
| JPS613535A (ja) | 反響信号打消し装置 | |
| JPH0771028B2 (ja) | エコ−消去装置 | |
| JPH1041860A (ja) | エコーキャンセラ | |
| JPH02305231A (ja) | エコーキャンセラ | |
| JPS6251528B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |