JPS647391Y2 - - Google Patents

Info

Publication number
JPS647391Y2
JPS647391Y2 JP2011885U JP2011885U JPS647391Y2 JP S647391 Y2 JPS647391 Y2 JP S647391Y2 JP 2011885 U JP2011885 U JP 2011885U JP 2011885 U JP2011885 U JP 2011885U JP S647391 Y2 JPS647391 Y2 JP S647391Y2
Authority
JP
Japan
Prior art keywords
input signals
value
output signal
temporary storage
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2011885U
Other languages
English (en)
Other versions
JPS61138052U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2011885U priority Critical patent/JPS647391Y2/ja
Publication of JPS61138052U publication Critical patent/JPS61138052U/ja
Application granted granted Critical
Publication of JPS647391Y2 publication Critical patent/JPS647391Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は4個の入力信号の大きさを相互に比較
して、ある条件の大きさを有する1個の信号を選
択する装置における、異常信号の排除手段に関す
る。
〈従来技術〉 4個の入力信号のうち異常な値の信号を排除す
る一般的な手法は、各2入力の組合せにおける比
較(6回)を実行し、差が異常となる組を抽出
し、抽出された組より異常入力を特定してゆく
が、ソフト的に実現する場合はステツプ数が多く
なり、又ハードウエアで構成する場合も回路が複
雑となる欠点を有している。
〈考案が解決しようとする問題点〉 本考案はソフト的な負担を大きくせずに、4入
力信号の内異常な信号を排除し、残りの正常な信
号により選択動作を実行することができる選択装
置の提供を目的とする。
〈問題点を解決するための手段〉 本考案の構成上の特徴は、起動時には4個の入
力信号から1個を選択して出力信号として発信
し、起動以後は上記各入力信号に対応する4個の
一時記憶レジスタよりの信号から1個を選択して
出力信号として発信する選択手段と、上記出力信
号と上記各入力信号との差を一定値と比較する比
較手段と、比較の結果差が一定値以内の場合は上
記入力信号の値で上記対応する一時記憶レジスタ
の内容を更新すると共に差が一定値を越える場合
は安全値で上記対応する一時記憶レジスタの内容
を更新する更新手段とを具備せしめた点にある。
〈作用〉 起動時は4個の入力信号をそのまま入力して一
定条件(例えば第2高レベル信号の選択)の選択
が選択手段で実行され、出力信号が基準信号とし
て一時保持される。起動以後はプログラムのサイ
クル毎にこの基準信号と4個の入力信号が逐時比
較され、比較結果が正常であればその入力信号は
そのままの値が一時記憶レジスタに更新され、比
較結果が異常の場合は安全値(例えば“0”)が
更新される。起動以後の選択手段は4個の一時記
憶レジスタの内容を入力して与えられた条件での
選択を実行し出力信号を発信する。
〈実施例〉 第1図は本考案装置の各手段をマイクロコンピ
ユータを用いた処理装置によりソフト的な機能で
実現する場合の機能ブロツク図である。X1〜X4
は4個の入力信号、11〜14はX1〜X4に対応す
る一時記憶レジスタ、T1〜T4はこれらレジスタ
の保持内容を示す。2は選択手段でT1〜T4を受
け指定された条件A(例えば第2高選択)に従つ
た選択を実行し、出力信号Yを出力レジスタ3に
発信する。4は比較手段、C1〜C4はその比較出
力であり、出力信号Yを基準信号としてX1〜X4
と逐時比較し、その差が一定値ε以内ならば正常
出力“0”、ε以上であれば異常出力“1”の比
較出力C1〜C4を発信する。5は更新手段で、こ
の更新手段において、S1〜S4は一時記憶レジスタ
1〜14への更新信号を切換える切換手段で、入
力信号X1〜X4又は安全値設定手段6よりの安全
値B(例えば“0”)を切換えて11〜14に供給す
る。G1〜G4はナンドゲート手段で、比較手段の
出力C1〜C4と起動レジスタ7の値Mを受け、ス
イツチ手段S1〜S4の切換を制御する。Mの値は起
動時に0にセツトされ、プログラムの第1回のサ
イクルが終了した時点に1にセツトされ、以後は
1に保持される。
8は状態判断のためのレジスタで、比較結果が
異常の場合の発生数をカウントし、3個以上の時
(N≧3)は警報出力ALMを発生する。
第2図は第2高を選択する場合の処理の手順を
示すフローチヤートである。スタート以後の第1
ステツプで起動レジスタの内容Mがチエツクさ
れ、M=0(起動直後)ならば第2ステツプで
状態判断レジスタの内容Nに3がセツトされる。
第3ステツプでN内容が3以上ならば第4ステ
ツプで入力信号X1〜X4から第2高の出力信号
Yが第6ステツプで算出される。第7ステツプ
でNの内容が0にセツトされ、第8ステツプで
第1の入力信号X1とYとが比較され、その差が
ε以上で異常の場合は第9ステツプで一時記憶レ
ジスタT1の内容が安全値“0”に更新され、続
いて第10ステツプでNレジスタの内容に1が加
算される。比較の結果差がε以下で正常の場合は
第11ステツプでT1の内容は入力信号の値X1
更新される。以下第2〜第4の入力信号X2〜X4
について同様な処理が実行された後第12ステツプ
で第2高Yを出力する。第13ステツプではM
=1,N≧3のとき警報出力ALMが発生される。
従つて起動直後でM=0の場合はN≧3の場合で
も警報は発生しない。第14ステツプにおいて起
動レジスタ4の内容Mを1にセツトしてプログラ
ムの第1サイクルを終了する。プログラムの第2
サイクル以後は、M=1であるため、第2ステツ
プはジヤンプされ、第3ステツプにおいてN
≧3以外の場合は第5ステツプに進み、一時記
憶レジスタの内容T1〜T4を入力とする第2高選
択が実行され、以下は上記と同様な処理が繰返さ
れる。
従つて一時記憶レジスタの内容T1〜T4は、プ
ログラムのサイクル毎に出力信号Yを基準値とす
る入力信号との比較によつて異常がチエツクさ
れ、異常ならば安全値に切換える更新作業が実行
されることになるので、プログラムの第2サイク
ル以後は異常な入力信号が排除された状態での選
択が実行されることになる。
尚安全値Bは上記実施例のごとく第2高を選択
するハイセレクターの場合は“0”であるが、低
い値を選択するローセレクターの場合は入力信号
の最大レベルよりは大の値が選定される。
〈効果〉 以上説明したように、本考案によれば4個の入
力信号より1個を選択する装置において異常な入
力信号の判断と排除及び3以上の異常に対する警
報を比較的簡単なソフトウエア構成で実現するこ
とが可能である。
【図面の簡単な説明】
第1図は本考案の機能構成を示す機能ブロツク
図、第2図は第2高を選択する場合の信号の処理
手順を示すフローチヤートである。 11〜14……一時記憶レジスタ、2……選択手
段、3……出力レジスタ、4……比較手段、5…
…更新手段、6……安全値設定手段、7……起動
レジスタ、8……状態判断レジスタ、X1〜X4
…入力信号、Y……出力信号。

Claims (1)

    【実用新案登録請求の範囲】
  1. 起動時には4個の入力信号から1個を選択して
    出力信号として発信し、起動以後は上記各入力信
    号に対応する4個の一時記憶レジスタよりの信号
    から1個を選択して出力信号として発信する選択
    手段と、上記出力信号と上記各入力信号との差を
    一定値と比較する比較手段と、比較の結果差が一
    定値以内の場合は上記入力信号の値で上記対応す
    る一時記憶レジスタの内容を更新すると共に差が
    一定値を越える場合は安全値で上記対応する一時
    記憶レジスタの内容を更新する更新手段とを具備
    した4入力選択装置。
JP2011885U 1985-02-15 1985-02-15 Expired JPS647391Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011885U JPS647391Y2 (ja) 1985-02-15 1985-02-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011885U JPS647391Y2 (ja) 1985-02-15 1985-02-15

Publications (2)

Publication Number Publication Date
JPS61138052U JPS61138052U (ja) 1986-08-27
JPS647391Y2 true JPS647391Y2 (ja) 1989-02-28

Family

ID=30510311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011885U Expired JPS647391Y2 (ja) 1985-02-15 1985-02-15

Country Status (1)

Country Link
JP (1) JPS647391Y2 (ja)

Also Published As

Publication number Publication date
JPS61138052U (ja) 1986-08-27

Similar Documents

Publication Publication Date Title
JP2526688B2 (ja) プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法
JPS63501831A (ja) ネストされたdoル−プを実行する際のオ−バヘッドを最小化する方法および装置
JPS647391Y2 (ja)
JPS6027956A (ja) 自己診断方式
JPH01119804A (ja) プログラマブルコントローラのスキャンタイム一定化方式
JPH03288205A (ja) プログラマブルコントローラシステム
JPH07104797B2 (ja) システム診断方式
JPS62751A (ja) 空気調和機の制御装置
JPS62177639A (ja) デバツグ装置
JPS62147538A (ja) マイクロコンピユ−タ使用装置におけるウオツチドツグタイマリセツト方式
JPH0722899A (ja) 信号処理装置
JPH02294841A (ja) 論理シミュレーション方式
JPS59216227A (ja) デ−タ転送方式
JPH08212163A (ja) トランザクションを跨がったプログラムループの検出方式
JPS6126165A (ja) デイジタル信号入力装置
JPH073016U (ja) 中央処理装置のリセット回路
JPH0380338A (ja) ファジイチップ用インサーキットエミュレータ
JPH02101539A (ja) Cpuの暴走検知方式
JPS61182142A (ja) 信号処理方法および信号処理用マイクロプロセツサ
JPH02119321A (ja) 信号切替方式
JPS5971556A (ja) デ−タ収集方式
JPS5659333A (en) Peripheral equipment control system
JPS6388609A (ja) シ−ケンスコントロ−ラのシ−ケンスプログラムモニタ方法
JPS58143433U (ja) モ−タ保護継電器
JPS63247805A (ja) デイジタル制御装置のプログラム処理時間測定方式