JPS64664B2 - - Google Patents

Info

Publication number
JPS64664B2
JPS64664B2 JP23899584A JP23899584A JPS64664B2 JP S64664 B2 JPS64664 B2 JP S64664B2 JP 23899584 A JP23899584 A JP 23899584A JP 23899584 A JP23899584 A JP 23899584A JP S64664 B2 JPS64664 B2 JP S64664B2
Authority
JP
Japan
Prior art keywords
data
time
memory
cursor
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP23899584A
Other languages
English (en)
Other versions
JPS61116663A (ja
Inventor
Kazuo Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP23899584A priority Critical patent/JPS61116663A/ja
Publication of JPS61116663A publication Critical patent/JPS61116663A/ja
Publication of JPS64664B2 publication Critical patent/JPS64664B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は論理回路の時間的に変化する状態や
論理信号の状態を取込んで解析表示するロジツク
アナライザに関する。
「従来の技術」 従来のロジツクアナライザにおいては例えばマ
イクロコンピユータを用いた論理回路においてプ
ログラムの各ステツプの状態をステート解析部で
解析表示し、またプログラムによつて動作する論
理回路の論理信号の状態をタイミング解析部によ
つて波形表示することができるようにされてい
る。従来においてはこれらのステート解析の表示
とタイミング解析の表示とは一つの表示装置を切
換えて表示するものであつた。従つてこれら表示
の相互の関係がつかみにくかつた。またステート
解析部からのデータを表示中に、その任意のデー
タを指定するカーソルが用いられ、同様にタイミ
ング解析部のデータを表示中にその波形の時間軸
上の任意の位置を指定するカーソルが用いられて
いる。しかしこれら両カーソルは時間的に対応し
てなく、両表示を時間的に対応付けて見ることは
困難であつた。更に一方の表示内容を順次移動さ
せる、いわゆるスクロール表示の場合に、他方の
解析部の表示に切換えても時間的に対応したデー
タは現われなかつた。このためにもこれら両表示
を対応付けて知ることは困難であつた。
この発明の目的は複数の解析部の各解析状態を
同時に表示することができ、かつ時間的相対関係
を容易に理解することができるロジツクアナライ
ザを提供することにある。
従来のロジツクアナライザは第1図に示すよう
にステート解析部10において入力ポート11に
被試験論理回路の第1入力データが入力され、こ
の第1データは必要に応じてレベル変換器12に
おいてアナログ要素を除いて完全な論理レベルと
してメモリ13に取込まれる。入力ポート11に
入力される第1入力データのクロツクと同期した
クロツク及びそのデータの変化部分を示すいわゆ
るコリフアイヤが入力ポート14に入力され、こ
れら入力外部クロツク、つまりデータに同期した
クロツクとコリフアイヤはレベル変換器15にお
いて同様に論理回路レベルに変換されてサンプリ
ングクロツク発生回路16に入力される。サンプ
リングクロツク発生回路16において第1入力デ
ータが変化した際のクロツク部分のみがサンプリ
ングクロツク17として出力され、このサンプリ
ングクロツク17によりレベル変換器12からの
データが一時メモリ13に取込まれる。例えばポ
ート11の第1入力メモリが第2図Aでこれと同
期したクロツクが第2図Bに示され、コリフアイ
ヤは第2図Cとなり、サンプリングクロツク17
は第2図Dに示すように第1入力データの各一つ
につき1クロツクとなる。
一時メモリ13の出力はデータメモリ18とト
リガ検出回路19とに供給されており、またサン
プリングクロツク17はアドレスカウンタ21に
供給され、これにて計数される。アドレスカウン
タ21の計数値によりアドレス指定されてデータ
メモリ18に一時メモリ13よりのデータがサン
プリングクロツク17ごとに書込まれる。アドレ
スカウンタ21及びデータメモリ18のアドレス
の数は一致しており、アドレスカウンタ21はオ
ーバーフローするとデータメモリ18に対しゼロ
番地より再び書込みが開始される。このようにし
てデータメモリ18に対しては入力データ端子1
1からの第1入力データが次々と書込まれてい
る。
一方トリガ検出回路19にはトリガデータが設
定されており、一時メモリ13よりの入力データ
がその設定トリガデータと一致すると、これより
遅延手段としての遅延カウンタ22がサンプリン
グクロツク17の計数を開始し、遅延カウンタ2
2が設定した値を計数するとオーバーフローし、
つまり遅延出力が生じ、その出力によつてアドレ
スカウンタ21の計数動作が停止される。このよ
うにしてトリガ検出回路19における設定状態
(トリガデータ)に対して前後のデータがデータ
メモリ18に取込まれる。
一方タイミング解析部23においては第2デー
タ入力ポート24から第2入力データが入力さ
れ、その第2入力データはレベル変換器25によ
り論理レベルに変換されて一時メモリ26へ入力
される。この一時メモリ26の入力は内部のサン
プリングクロツクにより取込まれる。即ちサンプ
リングクロツク発生器27からのサンプリングク
ロツク28によつて一定周期でレベル変換器25
よりの第2入力データが一時メモリ26に取込ま
れる。このサンプリングクロツク28はアドレス
カウンタ29に供給されてこれに計数される。一
時メモリ26に入力された第2入力データはデー
タメモリ31とトリガ検出回路32とに供給され
る。サンプリングクロツク28の発生ごとにアド
レスカウンタ29の計数内容によりアドレス指定
されて一時メモリ26の内容がデータメモリ31
に取込まれる。トリガ検出回路32において設定
トリガデータと一時メモリ26の出力とが比較さ
れ、両者が一致すると遅延手段としての遅延カウ
ンタ33が動作を開始し、遅延カウンタ33はサ
ンプリングクロツク28を計数し始め、遅延カウ
ンタ33は設定された遅延量に応じた数のクロツ
クを計数すると遅延カウンタ33がオーバーフロ
ーし、つまり遅延出力が生じ、その出力によりア
ドレスカウンタ29の計数動作が停止される。
例えばマイクロコンピユータをもつ制御部34
はインターフエースバス35を通じてデータメモ
リ18,31、トリガ検出回路19,32、アド
レスカウンタ21,29、遅延カウンタ22,3
3とそれぞれ接続される。制御部34はトリガ検
出回路19,32に対してトリガすべきデータ
(トリガデータ)を設定することができ、またデ
ータメモリ18,31の記憶内容を、アドレスカ
ウンタ21,29をそれぞれ制御して取込むこと
ができ、更に遅延カウンタ22,33に対する遅
延データの設定も行うことができる。キーボード
(入力手段)36を操作してトリガデータや遅延
データを入力し、これらを制御部34がトリガ検
出回路や遅延カウンタに設定する。データメモリ
18,31の記憶内容を表示装置37に表示する
ことができる。
上述の構成及び動作でトリガ検出回路19,3
2の設定トリガデータをそれぞれ検出した前後に
おける第1、第2入力データがデータメモリ1
8,31に得られているが、これらデータの一方
のみが表示装置37に表示される。例えばステー
ト解析部10におけるデータメモリ18に対する
表示は第3図Aに示すように各種のプログラムの
状態を示すデータが表示面37aに1行ごとに上
下に配列されて表示され、トリガ検出回路19に
おける設定トリガデータ、つまりトリガ位置が横
方向マーカ38により表示され、その設定トリガ
データに対する前後の状態、つまり例えば各プロ
グラムのステツプが順次表示される。
一方タイミング解析部23におけるデータメモ
リ31の記憶内容は表示装置37の表示部37a
に第3図Bに示すように表示される。つまり論理
回路の出力(論理波形)の状態が横方向を時間軸
として表示され、各部の論理出力が上下に配列さ
れる。その場合、トリガ検出回路32における検
出トリガデータは点線マーカ39として縦に、つ
まり時間軸と直角方向に表示される。
「発明が解決しようとする問題点」 このように従来においてはステート解析部10
におけるデータメモリ18のデータの表示と、タ
イミング解析部23におけるデータメモリ31の
データの表示とを、例えばキーボード36の操作
によつていずれか一つを選択して表示装置37に
表示していた。
トリガ検出回路39,32における設定トリガ
データを互に対応するものとしておけば、ポート
11に与える第1入力データとポート24に与え
られる第2入力データとはそのトリガ検出回路2
9,32のトリガ発生時のものは対応しており、
従つてステート解析部10のデータを表示におけ
るトリガマーカ38で指示される状態(データ)
と、タイミング解析部23のデータ表示における
トリガマーカ39で指示されるデータとを対応付
けて知ることができる。しかしステート解析部1
0においては先に述べたように例えばアドレスや
状態データなどの変化ごとにデータを取込むもの
であり、第3図Aにおける縦方向の時間軸、つま
り各隣接行に表示されているデータの時間間隔は
一定していない。つまり第3図Aの表示は単に順
番を表示するのみであつて時間との対応表示では
ない。
一方第3図Bにおけるタイミング解析部23に
おけるデータに対する表示は時間軸、つまり横方
向の各部は一定間隔でサンプリングされたデータ
と対しており、従つてトリガマーカ39に対する
間隔は時間と対応している。このためトリガマー
カ38,39が同一時点を示すようにしてもその
前後におけるステート解析と、タイミング解析と
の各データを時間的に対応させることはできな
い。従つてこれら両表示の相互関係を対応付て調
べることは困難である。
マイクロコンピユータを使用した機器などでは
マイクロコンピユータの動き、つまりソフトウエ
アと、そのマイクロコンピユータで動作する周辺
の論理回路のハードウエアの動きの各データとを
同時に得て動作を解析すればより正しく、かつ多
くのことを解析することができる。しかし従来の
ロジツクアナライザではこの解析は困難であつ
た。
また第1図においてタイミング解析部23の部
分をステート解析部として構成し、つまり二つの
入力データをそれぞれ別々のステート解析部で同
時にデータを取込んで解析することがある。その
場合においてもその二つの入力データの取込みは
トリガ検出回路19,32の設定トリガを選ぶこ
とにより、トリガマーカ位置のデータのみ時間的
に一致させることができるが、その前後において
はこれら第1、第2データの取込みは一致して行
われないため相互の状態を見ることが困難とな
る。
「問題点を解決するための手段」 この発明によれば第1、第2データメモリにそ
れぞれ取込まれたデータは、それぞれ第1、第2
表示部に同時に表示される。これら表示部は同一
表示面上にあつてもよく、別個に設けられてもよ
い。また第1、第2データメモリへのそれぞれの
データの取込みが停止されるとその停止された時
点の時間差が時間差測定回路で測定され、その測
定値が時間差メモリに記憶される。また第1、第
2表示部においてそれぞれ任意の表示位置(デー
タ)をそれぞれ第1、第2カーソルで指し示すこ
とができるようにされ、その第1、第2カーソル
の一方の指示を変更すると、その指示データと時
間的に対応した他方のデータ位置を、上記時間差
メモリの測定時間を利用して演算し、対応する位
置のデータに対し、他方にカーソルを指示させる
ことをカーソル連動手段で行う。
更に必要に応じて一方の表示部の表示データを
例えばスクロール移動を、或は新しいデータが入
力されるごとに移動又は手動で順次移動すると、
その表示部に表示されているデータと時間的に対
応した他方の表示部に表示されるべきデータを時
間差メモリの記憶を利用して演算して他方の表示
部のデータ表現を連動させるデータ連動手段が設
けられる。
「実施例」 第4図はこの発明によるロジツクアナライザの
実施例を示し、二つのステート解析部10及び4
1を設けた場合で、第1図と対応する部分には同
一符号を付けて示す。第2ステート解析部41に
おいて入力ポート24から第2入力データが入力
されるが、その第2入力データと同期したクロツ
ク及びコリフアイヤが入力ポート42に入力さ
れ、このクロツク及びコリフアイはレベル変換器
43により論理レベルに変換されてサンプリング
クロツク発生器44に供給される。サンプリング
クロツク発生器44においてはステート解析部1
0のサンプリングクロツク発生器16と同様にポ
ート24の第2入力データが変化した場合にのみ
コリフアイを用いてサンプリングクロツク28を
発生している。従つて第2入力データが変化した
時のみそのデータが一時メモリ26に記憶され
る。
ステート解析部10及び41の何れにおいても
各取込みデータの時間間隔が時間測定回路45,
46によりそれぞれ測定される。これら時間間隔
はサンプリングクロツク17,28の各隣接クロ
ツク間隔であり、その測定のためには例えば時間
カウンタが用いられ、クロツク発生器47よりの
基準クロツク信号が時間測定回路45,46にお
ける時間カウンタにてそれぞれ計数されて測定さ
れる。このようにして第1入力データ、第2入力
データの各取込み時間間隔がそれぞれ時間測定回
路45,46により測定され、これらの各測定時
間はそれぞれ時間メモリ48,49にそれぞれア
ドレスカウンタ21,29の各計数値をアドレス
として記憶される。つまり時間メモリ48,49
に記憶された時間のデータはデータメモリ18,
31中のこれと同一のアドレスに記憶されたデー
タとそれぞれ対応したものとなつている。
更にデータメモリ18,31に対しそれぞれ書
込みを停止した時の時間差が、遅延カウンタ2
2,33の各出力が時間差測定回路51に供給さ
れて測定される。例えばクロツク発生器49の基
準クロツク信号が時間差測定回路51へ供給され
て時間測定回路45と同様にして測定され、その
測定時間差は時間差メモリ52に記憶される。
時間差測定回路51に入力される遅延カウンタ
21,33の出力は何れが先になるかは決つてい
ない。従つて何れが先に入力されたかの極性を示
す信号が測定時間差と共に出力される。この時間
差測定回路は例えば第5図に示すように遅延カウ
ンタ22,33の出力がそれぞれ入力端子53,
54に供給され、これら入力はそれぞれ排他的論
理和が回路55,56でとられ、排他的論理和回
路55,56の各出力でRSフリツプフロツプ5
7がセツト、リセツトされる。端子53,54か
らの入力のうち早い方が排他的論理和回路55の
出力として検出され、その出力によりフリツプフ
ロツプ57がセツトされ、フリツプフロツプ57
のQ出力によりゲート58が開かれる。ゲート5
8を通じてクロツク発生器47からの基準クロツ
ク信号が時間カウンタ59へ供給されて計数され
る。また端子53,54からの入力のうち遅い方
が排他的論理和回路56より出力され、その出力
によりフリツプフロツプ57がリセツトされる。
このようにして二つの入力、つまり遅延カウンタ
22,33の各出力の間の時間間隔が時間カウン
タ59の計数値として得られる。また端子53か
らの入力によつてRSフリツプフロツプ61がセ
ツトされ、端子54からの入力によつてフリツプ
フロツプ61がリセツトされる。フリツプフロツ
プ61の出力が端子62より時間カウンタ59
の計数値に対するサインビツトとして出力され
る。つまり端子53よりの入力が端子54の入力
よりも早い場合は、カウンタ59が計数を終了し
た時にフリツプフロツプ61がセツト状態になつ
てその出力が高レベルとなつて端子62に出力
される。端子53の入力が端子54の入力より遅
い場合はフリツプフロツプ61の出力が低レベ
ルとして出力される。なお端子53,54に供給
される入力は時間的に互になるべく重ならないよ
うに狭いものとする。
第4図に示した構成によればデータメモリ18
には例えば第6図Aに示すようにアドレスカウン
タ21が最終値N−1になつた場合において、ゼ
ロ番地0に最も古いデータが記憶され、最終番地
N−1に最も新しいデータが記憶されている。こ
の時、時間メモリ48には第6図Bに示すように
ゼロ番地には△t0が記憶され、これは無意味のデ
ータであり、データメモリ18のゼロ番地0と1
番地1とのデータの時間間隔△t11が1番地1に
記憶され、最終番地N−1にはデータメモリ18
のN−2番地とN−1番地とのデータの時間間隔
が△t1(N-1)が記憶され、n番地にはデータメモリ
18のn−1番地及びn番地のデータの時間間隔
が△t1oとして記憶される。
同様にして第6図Cに示すようにデータメモリ
31の0番地乃至M−1番地に第2入力データが
記憶され、時間メモリ49の1番地乃至M−1番
地に第2入力データの各隣接時間間隔△t21乃至
△t2(M-1)がそれぞれ記憶される。これら時間メモ
リの内容、例えば△t1oは(n−1)番地の第1
入力データとn番地の第1入力データとに対する
各サンプリングクロツクの時間間隔である。
このようにデータメモリ18,31の各最終デ
ータが得られた時刻の差に応じてデータメモリ1
8,31の記憶状態を、時間軸ずらして示すと第
7図A,Bに示すようになる。この例はデータメ
モリ31の最後のデータを記憶した時刻がデータ
メモリ18の最後のデータを記憶した時刻よりも
遅い場合であり、これら時刻の時間差△Tdは時
間差メモリ48に得られている。
更にこの発明においてはキーボード(入力手
段)36の操作によつてデータメモリ18又は3
1内に記憶されているデータの任意のものを指示
することができる。例えば第7図Aにおいて一方
のデータメモリ18のn番地にカーソルを位置さ
せ、つまり指示させた場合、そのn番地のデータ
を得た時点と、データメモリ18,31の最後の
データの遅い方のものを得た時点(基準時点)ts
との時間間隔T1を演算し他方のデータメモリ3
1中の最後のデータを得た時点から時間T1に近
い時間T2に得られたデータを求める。
このためには例えば第8図に示すようにすれば
よい。即ちステツプS1で同一時間カーソルモード
か、つまりデータメモリ18,31の一方のデー
タに対する指示をするとそれと対応する時間のデ
ータを他方のデータメモリについて求めるモード
であるかがチエツクされ、このモードでない場合
は直ちに終了するが、同一時間カーソルモードの
場合はステツプS2で例えばキーボード36を通じ
て入力されたカーソル、この例ではデータメモリ
18中のデータに対する指示位置、つまり第1カ
ーソルの指示位置を読取り、ステツプS3で第7図
について述べたように最後にデータを取込んだ時
点、この例ではデータメモリ31の最終番地M−
1のデータのサンプリング時点tsから第1カーソ
ル位置、即ちn番地のデータ取込み時点までの時
間T1を時間メモリ48内のデータを用いて(1)式
により計算する。
T1N-1i=n △t1i+△Td ……(1) この(1)式における右辺の第1項はデータメモリ
18の最後のデータの記憶番地N−1から第1カ
ーソルによる指定番地nまでの各隣接データサン
プリング間隔であり、これは時間メモリ48のN
−1番地からn番地までの各時間測定データを加
算して得られる。この加算値に時間差メモリ52
内の測定時間差△Tdを加算して(1)式の演算結果
が得られる。
次にステツプS4ではデータメモリ31のデータ
中のサンプリング時点と基準時点tsとの間の時間
中の時間T1に近い時間T2を(2)式で求める。
M-1i=m △t2i<T1M-1i=m-1 △t2i ……(2) △t2iは時間メモリ49の各値から得る。つまり
時間メモリ49中の測定時間を最後の番地M−1
のものから順次加算し、その加算値がT1より大
きな値となつた時の番地m−1とその直前の番地
mとを求める。
次にステツプS5で次の条件を満足する何れかを
選ぶ。
(T1M-1i=m △t2i)<(M-1i=m-1 △t2i−T1) ……(3) つまりこの(3)式によつてよりm番地、m−1番
地中のT1に近い方を選ぶ。(3)式で左辺の方が小
さければ、即ち(3)式を満足する場合はステツプS6
に移つて T2=T1M-1i=m △t2iを演算する。ステツプS5にお
いて(3)式を満足しない場合はステツプS7で T2M-1i=m-1 △t2i−T1を演算する。
このようにして時間T1に対応するデータメモ
リ31内のデータ番地m又はm−1を指示するこ
とができる。つまり第1カーソルで指示したデー
タメモリ18内のデータと時間的に対応するデー
タメモリ31内のデータが求まる。このデータメ
モリ31中の表示装置37の表示面に出ているか
どうかをステツプS8でチエツクする。表示装置3
7にはデータメモリ18、又は31のデータのす
べてを表示することなく一般にトリガマーカの前
後の一部分のみを表示する。従つて第1カーソル
によつて指示したデータと対応するデータメモリ
31中のデータは必ずしも表示装置37の表示面
に現われているとは限らない。従つて表示装置3
7にデータメモリ31の時間T2に対応するデー
タが表示されていない場合はステツプS9で時間
T2に対応するデータが表示装置37の表示面に
現われるようにデータメモリ31よりデータを表
示装置に取込んでステツプS10に移る。もともと
時間T2に相当するデータが表示装置37の表示
面に現われていればステツプS8からステツプS10
に直ちに移る。ステツプS10において表示面上に
現われている時間T2に相当するデータ、つまり
番地m又はm−1のデータに対し第2カーソルを
指示させてステツプS1に戻る。以上のようにこの
発明では第1、第2カーソルの一方を移動させる
と他方も連動するカーソル連動手段が設けられて
いる。
データメモリ18,31の各データの表示は例
えば第9図Aに示すように表示装置37の表示面
37aとして横方向に比較的広いものを用い、そ
の表示面を左右に表示部37b,37cに分け
て、これら表示部37b,37cにデータメモリ
18,31の各データを表示し、かつトリガ検出
回路19,32により設定したトリガデータをト
リガマーカ38,39で表示すると共に、先のデ
ータメモリ18に対して第1カーソルで指示した
データをカーソル63で指示し、同様に表示部3
7bにおいて時間T2に対応するデータメモリ3
1のm又はm−1番地のデータをカーソル64で
指示させる。このようにすればカーソル63,6
4よりポート11,24で入力された異なるデー
タの時間的相互関係を直ちに知ることができる。
なお表示装置37は例えば第10図に示すよう
に制御部34から入力されたデータはデータ用ビ
デオメモリ65に記憶される。ステート解析にお
いては各表示部37b,37cにおける行列に分
割された各部に表示されるべき文字、記号を示す
データが対応するビデオメモリ65の記憶番地に
それぞれ記憶される。また同様にトリガマーカ3
8,39及びカーソル63,64の表示すべき各
位置と対応してカーソル用ビデオメモリ66の番
地にこれらを示すデータが記憶される。これらビ
デオメモリ65,66は例えば陰極線管表示器
(いわゆるCRCT表示器)67の表示面の走査と
同期して読出され、その読出出力はコードパター
ン変換器68(いわゆるキヤラクタジエネレー
タ)に入力され、各文字、記号などのデータはド
ツトデータに変換して表示データとして表示器6
7に供給される。
第4図においてはステート解析部10,41を
設けたが、ステート解析部10とタイミング解析
部23とを設けた場合もこの発明を適用すること
ができる。即ち第4図及び第1図と対応する部分
に同一符号を付けて第11図に示す。この場合に
おいては第4図におけるレベル変換器43、サン
プリングクロツク発生器44、時間測定回路4
6、時間メモリ49が省略され、サンプリングク
ロツク発生器27が第1図と同様に設けられ、こ
の例では必要に応じてサンプリングクロツク28
の周期を変えることができ、かつクロツク発生器
47からの基準クロツク信号を基準にサンプリン
グクロツク28を得ている。この場合データメモ
リ18には第3図Aに示したようなステート解析
データを表示するためのデータが記憶され、デー
タメモリ31には第3図Bに示したようなタイミ
ング解析をするためのデータが記憶される。この
場合も表示としては第9図Bに示すように同一表
示面37aの表示部37bにステート表示が時間
軸を縦にして行われ、表示部37cにタイミング
表示が時間軸を横にして表示される。従つて表示
部37bはトリガマーカ38は横線として表示さ
れ、かつ第‘カーソル63も横向きとされるが、
表示部37cではトリガマーカ39は縦線とさ
れ、第2カーソル64も縦向きとされる。
この場合先の例のようにデータメモリ18に対
するデータの指示と対応して、データメモリ31
内のデータを指示するカーソル64の位置を求め
るが、サンプリングクロツク28が一定周期であ
るため、第8図中の△t2iは一定値となり、その一
定の△t2iを用いて第8図に示した手順でm又はm
−1番地を求めればよい。また△t2iが一定である
から時間測定回路46、時間メモリ49が省略さ
れる。
第8図Bに示す表示をしているとき、一方のカ
ーソル63を移動させた時、他方のカーソル64
も自動的に移動させる必要があり、そのためには
例えば第12図に示すようにステツプS1で操作員
により入力されたモードを読み取り、ステツプS2
で同一時間カーソルモードかを調べ、同一時間カ
ーソルモードの場合はステツプS3で表示部37b
に第1カーソルを表示する。ステツプS4において
は外部からの指示、例えばキーボード36の操作
による第1カーソルの移動指示を取込み、ステツ
プS5でその第1カーソルの指示位置に対し、第8
図について述べたようにT1を演算し、更にT2
演算して表示部37cに表示される対応データを
決定する。ステツプS6で表示部37c中の対応デ
ータに第2カーソル64を表示する。第2カーソ
ル64で指示するデータが表示部37cに現われ
ない場合はステツプS7において第10図における
データ用ビデオメモリ65中のデータメモリ31
からのデータを更新して第2カーソルの表示がで
きるようにする。ステツプS8でまだ同一時間カー
ソルモードかを調べて同一時間カーソルモードの
場合はステツプS3に戻る。
この第8図Bの表示のように同一表示面37a
の表示部37b,37cを時間軸方向が縦と横の
ように異なつている場合において、その時間軸方
向にデータを順次移動する、いわゆるスクロール
モードを行う場合には次のようにする。第13図
に示すようにステツプS1で利用者が設定したモー
ドを読み、ステツプS2で同一時間スクロールモー
ドかを判定し、同一時間スクロールモードの場合
はステツプS3でその利用者が一方の表示部37b
のデータを移動するように操作をすると、その操
作に応じてデータメモリ18のデータを順次デー
タ用ビデオメモリへ転送し、表示部37bのデー
タを移動表示させる。ステツプS4で前記データの
移動と対応して同一時間のデータをデータメモリ
31から見つける。この操作は第8図について説
明した場合と同様にして行う。その場合例えば表
示部37b上の時間軸方向の中央のデータ(番
地)を、第7図及び第8図におけるカーソルによ
るn番地の指定として処理すればよい。このよう
にして表示部37bの基準位置のデータと時間的
に対応したデータをデータメモリ31から見つ
け、このデータが表示部37cに現われるように
ステツプS5でデータ用ビデオメモリ65の対応す
る部分を書替える。ステツプS6ではまだ同一時間
スクロールモードかを判定してスクロールモード
の場合はステツプS3に戻る。この手段はデータ連
動手段である。
第4図に示すようにキーボード36には同一時
間カーソルモードを選択するためのキー71、同
一時間スクロールモードを選択する為のキー7
2、更にデータカーソル切換キー73、表示面3
7a上のデータ又はカーソルを横或は縦に移動す
るための縦横移動用のキー74が設けられてい
る。その他先に述べたようにトリガデータの設定
用や遅延時間の設定などのために、いわゆるテン
キー、その他の機能キーが設けられている。また
時間差メモリ57は制御部34内のメモリを用い
てもよい。
上述において表示部37b,37cを表示面3
7aに表示する場合に限らず、第10図に示すよ
うに制御部34に表示装置37′を接続し、表示
装置37,37′の表示面にそれぞれ第9図C,
Dに示すように表示部37b,37cとしてデー
タメモリ18,31の各内容をそれぞれ表示する
ようにしてもよい。また何れの表示法においても
一方のデータメモリにデータが入力されるごとに
表示部37b,37cの各表示を、データメモリ
18,31の一方にデータが入力されるごとに対
応表示を順次ずらし、これに応じて他方の表示も
対応時間関係を演算して常に両表示を時間的に対
応付けるようにすることもできる。またスクロー
ルモードに限らず手動で順次データを移動する場
合も両表示部37b,37cの表示のデータの時
間関係を対応させるようにしてもよい。勿論上述
においてデータメモリ18のデータをカーソル指
定したが、データメモリ31のデータをカーソル
指定してデータメモリ18のカーソル63を対応
して移動させるようにしてもよい。更に第8図に
おいてはステツプS5において、よりT1に近いT2
を求めたが、ステツプS5を省略してステツプS6
(又はS7)のみを常に行うようにしてもよい。更
に三つ以上の解析部を設け、これら解析部のデー
タを同時に同様に表示させてもよい。表示を1解
析部ごとに行つてもよい。
「発明の効果」 以上述べたようにこの発明のロジツクアナライ
ザによれば、この複数の解析部からのデータはそ
れぞれ対応した表示部に同時に表示される。従つ
てそれらデータを同時に見ることができ、しかも
その場合それぞれ各表示部にカーソルが設けら
れ、その一つのカーソルの指示を変えると、これ
と時間的に対応するデータを演算してそのデータ
位置にそれぞれ他のカーソルの指示が連動するた
め、すべてのカーソルは常に時間的に対応したデ
ータを示しており、特にステート解析の表示のよ
うに時間軸上の間隔が一定時間となつていない場
合と、時間軸が一定しているタイミング解析にお
ける表示との対応関係を容易に知ることができ頗
る便利である。同様にデータ移動手段を設ける場
合はその対応関係を容易に知ることができる。
【図面の簡単な説明】
第1図は従来のロジツクアナライザを示すブロ
ツク図、第2図はデータと、クロツクと、コリフ
アイヤと、サンプリングクロツクとの関係を示す
図、第3図は従来のロジツクアナライザにおける
表示部の表示例を示す図、第4図は二つのステー
ト解析部をもつロジツクアナライザにこの発明を
適用した例を示すブロツク図、第5図は時間差側
定回路51の具体例を示す論理回路図、第6図は
データメモリ18,31、時間メモリ48,49
の記憶状態の例を示す図、第7図はデータメモリ
18,31の記憶停止時の時間的ずれの例を示す
図、第8図は第1カーソルの指示に応じて第2カ
ーソルの位置を決めるための動作例を示す流れ
図、第9図はこの発明による各種表示例を示す
図、第10図は表示装置37の具体例を示すブロ
ツク図、第11図はこの発明をステート解析部と
タイミング解析部とをもつロジツクアナライザに
適用した例を示す図、第12図は一方のカーソル
操作に基づく他方のカーソルの移動連動させる例
を示す流れ図、第13図は一方のデータの表示デ
ータの移動に基づく他方の表示データの移動例を
示す流れ図である。 10,41:ステート解析部、11,24:デ
ータ入力ポート、14,42:クロツク及びコリ
フアイ入力ポート、12,15,25,43:レ
ベル変換器、13,26:一時メモリ、16,2
7,44:サンプリングクロツク発生器、18,
31:データメモリ、21,29:アドレスカウ
ンタ、22,23:遅延手段としての遅延カウン
タ、34:制御部、35,36:操作部としての
キーボード、37,37′:表示装置、45,4
6:時間測定回路、48,49:時間差メモリ、
47:クロツク発生器、51:時間差測定回路、
52:時間差メモリ。

Claims (1)

    【特許請求の範囲】
  1. 1 第1入力データを取込む第1データメモリ
    と、第1入力データが設定状態になつたことを検
    出する第1トリガ検出回路と、その第1トリガ検
    出回路の検出が入力され、設定された遅延時間の
    後上記第1入力データメモリへの取込みを停止す
    る第1遅延手段と、第2入力データを取込む第2
    データメモリと、第2入力データが設定状態にな
    つたことを検出する第2トリガ検出回路と、その
    第2トリガ検出回路の検出出力が入力され、設定
    された一定時間の後上記第2データメモリへの取
    込みを停止する第2遅延手段と、上記第1データ
    メモリ、第2データメモリへの取込み停止時点の
    時間間隔を測定する時間差測定回路と、その測定
    時間を記憶する時間差メモリと、上記第1データ
    メモリの記憶内容を表示する第1表示部と、上記
    第2データメモリの記憶内容を表示する第2表示
    部と、上記第1表示部上の表示データを指定する
    第1カーソルと、第2表示部上の表示データを指
    定する第2カーソルと、これら第1カーソル、第
    2カーソルの一方の指定変更に応じてその指定デ
    ータと時間的に対応する他方の表示部におけるデ
    ータ位置を演算してその位置に他方のカーソルを
    指示させるカーソル連動手段とを具備するロジツ
    クアナライザ。
JP23899584A 1984-11-12 1984-11-12 ロジツクアナライザ Granted JPS61116663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23899584A JPS61116663A (ja) 1984-11-12 1984-11-12 ロジツクアナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23899584A JPS61116663A (ja) 1984-11-12 1984-11-12 ロジツクアナライザ

Publications (2)

Publication Number Publication Date
JPS61116663A JPS61116663A (ja) 1986-06-04
JPS64664B2 true JPS64664B2 (ja) 1989-01-09

Family

ID=17038344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23899584A Granted JPS61116663A (ja) 1984-11-12 1984-11-12 ロジツクアナライザ

Country Status (1)

Country Link
JP (1) JPS61116663A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425643A (en) * 1981-06-08 1984-01-10 Tektronix, Inc. Multi-speed logic analyzer

Also Published As

Publication number Publication date
JPS61116663A (ja) 1986-06-04

Similar Documents

Publication Publication Date Title
JP2733746B2 (ja) ロジック信号表示方法
US4425643A (en) Multi-speed logic analyzer
US4777616A (en) Increased resolution logic analyzer using asynchronous sampling
JPS61269073A (ja) ロジツクアナライザ
JPH0654345B2 (ja) 論理解析器
US4434488A (en) Logic analyzer for a multiplexed digital bus
US3843893A (en) Logical synchronization of test instruments
US4390837A (en) Test unit for a logic circuit analyzer
JPS64664B2 (ja)
JPH053524B2 (ja)
JPS63186153A (ja) ロジツクアナライザ
JPS6142186Y2 (ja)
JPS60205638A (ja) マイクロプロセツサアナライザ
JPS6137082Y2 (ja)
JPS61117470A (ja) 試験装置
JPS63295970A (ja) ロジック・アナライザ
SU1101839A1 (ru) Устройство дл непрерывного экспресс-анализа потоков случайных чисел
SU744580A1 (ru) Устройство дл контрол логических схем
JPS58216961A (ja) ロジツク・アナライザ
JPH04364470A (ja) 波形表示装置
JPH0196562A (ja) ロジック・アナライザ
JPS62285067A (ja) ロジツクアナライザ装置
JPS63184072A (ja) ロジツクアナライザ
JPH03202783A (ja) ロジックアナライザ
JPH0424564A (ja) ロジックアナライザ