JPS61117470A - 試験装置 - Google Patents
試験装置Info
- Publication number
- JPS61117470A JPS61117470A JP59238583A JP23858384A JPS61117470A JP S61117470 A JPS61117470 A JP S61117470A JP 59238583 A JP59238583 A JP 59238583A JP 23858384 A JP23858384 A JP 23858384A JP S61117470 A JPS61117470 A JP S61117470A
- Authority
- JP
- Japan
- Prior art keywords
- event
- time
- value
- occurrence
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は試験装置に関する。本発明の試験装置は、例え
ばロジック・アナライザ、あるいはコンピュータや電子
交換機の動作機能を試験する試験装置に適用できる。
ばロジック・アナライザ、あるいはコンピュータや電子
交換機の動作機能を試験する試験装置に適用できる。
従来、試験対象装置（ターゲット装置）の論理動作機能
を試験する装置として例えばロジック・アナライザ等が
知られている。
を試験する装置として例えばロジック・アナライザ等が
知られている。
ロジ・ツク・アナライザは、高度なマイクロ・コンピュ
ータ応用システム等において生ずるソフトとハードが絡
んだ現象の解析に適する。これら従来のロジック・アナ
ライザは、一般に、試験対象装置からサンプリングした
データに或るイベント（事象）がｎ回発すしたときにト
リガ信号を発住するイベント・トリガ機ｆ’ｆＤを（ｅ
えており、０段１目に生起した事象の周辺のデータをサ
ンプリングして動作の解析作業に供している。
ータ応用システム等において生ずるソフトとハードが絡
んだ現象の解析に適する。これら従来のロジック・アナ
ライザは、一般に、試験対象装置からサンプリングした
データに或るイベント（事象）がｎ回発すしたときにト
リガ信号を発住するイベント・トリガ機ｆ’ｆＤを（ｅ
えており、０段１目に生起した事象の周辺のデータをサ
ンプリングして動作の解析作業に供している。
〔発明が解決しようとする問題点］
試験対象としてのマイクロ・コンピュータ応用システム
等の高度化にともない、ソフトとハードが絡んだ現象の
解析には、問題がソフト側にあるのかハード例にあるの
かを識別するデバッグ時の問題点切り分は機能が必要不
可欠となる。このような機能を実現するためには、ター
ゲット装置のサンプリング・データ中に生ずる各事象全
てについての測定開始以後の生起時刻、および各事象間
の時間間隔を計測し表示する機能が是非とも必要となっ
て（るが、従来装置にはかかる機能が欠けている。
等の高度化にともない、ソフトとハードが絡んだ現象の
解析には、問題がソフト側にあるのかハード例にあるの
かを識別するデバッグ時の問題点切り分は機能が必要不
可欠となる。このような機能を実現するためには、ター
ゲット装置のサンプリング・データ中に生ずる各事象全
てについての測定開始以後の生起時刻、および各事象間
の時間間隔を計測し表示する機能が是非とも必要となっ
て（るが、従来装置にはかかる機能が欠けている。
例えば、第２図に示すようなシステムにおいて、ターゲ
・ノド装置２からターゲット装置３に複数データを転送
するものとし、制御信号内に存在するストローブ信号が
アクティブになった時点を事象発生とする。そして所定
回数の事象が発生すると、試験装置１がシステムバス４
を介してデータをサンプリングし解析する。
・ノド装置２からターゲット装置３に複数データを転送
するものとし、制御信号内に存在するストローブ信号が
アクティブになった時点を事象発生とする。そして所定
回数の事象が発生すると、試験装置１がシステムバス４
を介してデータをサンプリングし解析する。
デバッグ時においては、ターゲット装置２，３間の転送
時間間隔、転送データ内容が正常なものであるか否かを
継続的にかつ容易に追跡できれば、試験作業効率は格段
に向上される。しかしながら従来のロジック・アナライ
ザ等の試験装置においては、遅延機能を利用して試行錯
誤的に転送間隔を追跡しているのが実情である。
時間間隔、転送データ内容が正常なものであるか否かを
継続的にかつ容易に追跡できれば、試験作業効率は格段
に向上される。しかしながら従来のロジック・アナライ
ザ等の試験装置においては、遅延機能を利用して試行錯
誤的に転送間隔を追跡しているのが実情である。
〔問題点を解決するための手段１
上述の問題点を解決するために、本発明においては、試
験対象装置からサンプリングしたデータにおける所定の
事象の生起を検出し、或る所定条件を満たす事象の周辺
のデータを収集記憶して解析に供するＳＫ（験装置にお
いて、事象検出情報にもとづき、生起した各事象の生起
時刻と各事象間の時間間隔を計測する計測手段、および
、咳各事象の生起時刻と各事象間の時間間隔を記憶して
解析に供する手段を備えることを特徴とする試験装置が
櫂供される。
験対象装置からサンプリングしたデータにおける所定の
事象の生起を検出し、或る所定条件を満たす事象の周辺
のデータを収集記憶して解析に供するＳＫ（験装置にお
いて、事象検出情報にもとづき、生起した各事象の生起
時刻と各事象間の時間間隔を計測する計測手段、および
、咳各事象の生起時刻と各事象間の時間間隔を記憶して
解析に供する手段を備えることを特徴とする試験装置が
櫂供される。
事象検出の情報にもとづいて、ペリ定開始時点からの各
事象の生起時刻と各事象間の時間間隔とを計測する。こ
の言］測した生起時刻と時間間隔とを記憶して必要に応
じて読み出して試験対象装置の動作等の解析作業に供す
る。
事象の生起時刻と各事象間の時間間隔とを計測する。こ
の言］測した生起時刻と時間間隔とを記憶して必要に応
じて読み出して試験対象装置の動作等の解析作業に供す
る。
本発明の一実施例としての試験装置が第１図に示される
。
。
第１図において、事象検出計数部１１は、システムハス
ｌＯに接続された試験対象装置（図示しない）からサン
プリング・クロックｅｌｋのタイミングで一一タをサン
プリングし、検出すべき事象（イベント）に相応する所
定パターンとサンプリングしたデータとを照合すること
によってサンプリング・データ中における事象の生起を
検出するとともに該事象の生起回数を計数してその計数
値ｎが予め設定された回数になった時点をトリガ・ポイ
ントとしてその事象の前後のサンプリング・データをメ
モリ１２に格納する。
ｌＯに接続された試験対象装置（図示しない）からサン
プリング・クロックｅｌｋのタイミングで一一タをサン
プリングし、検出すべき事象（イベント）に相応する所
定パターンとサンプリングしたデータとを照合すること
によってサンプリング・データ中における事象の生起を
検出するとともに該事象の生起回数を計数してその計数
値ｎが予め設定された回数になった時点をトリガ・ポイ
ントとしてその事象の前後のサンプリング・データをメ
モリ１２に格納する。
計時部１３には事象検出計数部２から事象検出毎に発生
されるトリガ信号が導かれる。３１時部！３は、第３図
に示されるように、試験測定開始後の各事象の生起時刻
ｔ （１１・・・ｔ （ｎ）・・・を計持し、計時した
時刻値を演算部１４に逐次送出する。なお、計時部１３
としては、ナノゆ（ｎＳ） 、マイクロ秒（ｎＳ）、ミ
リ秒（ｍｓ） 、秒（Ｓ）単位の計時ができれば充分実
用的であるシ考えられる。
されるトリガ信号が導かれる。３１時部！３は、第３図
に示されるように、試験測定開始後の各事象の生起時刻
ｔ （１１・・・ｔ （ｎ）・・・を計持し、計時した
時刻値を演算部１４に逐次送出する。なお、計時部１３
としては、ナノゆ（ｎＳ） 、マイクロ秒（ｎＳ）、ミ
リ秒（ｍｓ） 、秒（Ｓ）単位の計時ができれば充分実
用的であるシ考えられる。
第３図は事象の生起タイミングを示す図であり、図中、
ｎは事象の発生回数、ｔ （ｎｌは０１期設定（ｔ＝０
）からｎ回目の事象が発生した時刻値であり、Ｔ ｆｎ
）は（ｎ−１）回目とｎ回目の事象の時間間隔であり、 Ｔ（ｎｌ＝ ｔ（ｎｌ −ｔ （ｎ−１）であられされ
る。
ｎは事象の発生回数、ｔ （ｎｌは０１期設定（ｔ＝０
）からｎ回目の事象が発生した時刻値であり、Ｔ ｆｎ
）は（ｎ−１）回目とｎ回目の事象の時間間隔であり、 Ｔ（ｎｌ＝ ｔ（ｎｌ −ｔ （ｎ−１）であられされ
る。
演算部１４は、計時部１３からの連続しているｒＪ１刻
値ｔ（ｎ）、 ｔ （ｎ−１）を−特記１．１する２
つのバッファ・レジスタ１４ａ 、 １４ｂと、該２つ
のバッファ・レジスタ１４ａ 、 １４ｂに格納された
時刻値の差分をとる減算器１４ｃとを含み構成されてお
り、該減算１７３１４ｃにより各事象間の時間間隔Ｔ
ｆｉ＋・・・Ｔ （ｎｌ・・・が求められる。
値ｔ（ｎ）、 ｔ （ｎ−１）を−特記１．１する２
つのバッファ・レジスタ１４ａ 、 １４ｂと、該２つ
のバッファ・レジスタ１４ａ 、 １４ｂに格納された
時刻値の差分をとる減算器１４ｃとを含み構成されてお
り、該減算１７３１４ｃにより各事象間の時間間隔Ｔ
ｆｉ＋・・・Ｔ （ｎｌ・・・が求められる。
さらに、バッファ・レジスタ１４ａの時刻値のデータは
メモリＩ５に、また減算器１４ｃからの時間間隔のデー
タはメモリ１６にそれぞれ送られて格納される。これに
よりメモリ１５には試験測定開始以来の事象の生起時刻
【（１）・・・ｔ （ｎｌ・・・のデータが、またメモ
リ１６には各事象間の時間間隔Ｔ （１１・・・Ｔ （
ｎｌ・・・のデータが蓄積される。
メモリＩ５に、また減算器１４ｃからの時間間隔のデー
タはメモリ１６にそれぞれ送られて格納される。これに
よりメモリ１５には試験測定開始以来の事象の生起時刻
【（１）・・・ｔ （ｎｌ・・・のデータが、またメモ
リ１６には各事象間の時間間隔Ｔ （１１・・・Ｔ （
ｎｌ・・・のデータが蓄積される。
メモリ１２，１５，１６から読み出したデータはセレク
タ１７を介して表示部１８に送られる。表示部１８は入
力されたデータにもとづいてステート表示、タイミング
表示、二−モニック表示等の表示を行い、動作の解析作
業に供する。なお、制御部１９は試験装置内部の各回路
の動作タイミング等を制御するものである。
タ１７を介して表示部１８に送られる。表示部１８は入
力されたデータにもとづいてステート表示、タイミング
表示、二−モニック表示等の表示を行い、動作の解析作
業に供する。なお、制御部１９は試験装置内部の各回路
の動作タイミング等を制御するものである。
第１図装置の動作が第４図の流れ図を参照しつつ以下に
説明される。第４図は第１図装置の処理シーケンスを示
す流れ図である。
説明される。第４図は第１図装置の処理シーケンスを示
す流れ図である。
まず、システム全体の初期設定が行われる（ステップＳ
２）。すなわち試験装置側では、検出データと制御信号
の極性（イベント）およびその発生回数の設定（口＝Ｍ
とする）、演算部バッファ・レジスタ１４ａ 、、 １
４ｂのリセット、メモリ１２へのサンプリング・データ
の格納法（例えば、格納するデータはトリガ前のものか
、トリガ後のものか、あるいはトリガの前後のものか）
の決定などが行われ、試験対象装置（ターゲット装置）
側では、ソフト／ハードレジスタやシステムハス等の初
期設定が行われる。
２）。すなわち試験装置側では、検出データと制御信号
の極性（イベント）およびその発生回数の設定（口＝Ｍ
とする）、演算部バッファ・レジスタ１４ａ 、、 １
４ｂのリセット、メモリ１２へのサンプリング・データ
の格納法（例えば、格納するデータはトリガ前のものか
、トリガ後のものか、あるいはトリガの前後のものか）
の決定などが行われ、試験対象装置（ターゲット装置）
側では、ソフト／ハードレジスタやシステムハス等の初
期設定が行われる。
次にシステムの起動を行って（ステップ３３）、試験対
象装置をプログラム・ランとする。事象検出計数部１１
は、試験対象装置からサンプリングしたデータ中に、予
め設定された事象が発生したことを検出すると（ステ・
ノブＳ４）、その事象の発生毎に計時部１３にトリガ信
号を送出するとともに、初期設定ｎ＝Ｍを格納している
レジスタとは別のカウンタにより計数値ｎｊｒｔっ増加
させる（ステップＳ５）。
象装置をプログラム・ランとする。事象検出計数部１１
は、試験対象装置からサンプリングしたデータ中に、予
め設定された事象が発生したことを検出すると（ステ・
ノブＳ４）、その事象の発生毎に計時部１３にトリガ信
号を送出するとともに、初期設定ｎ＝Ｍを格納している
レジスタとは別のカウンタにより計数値ｎｊｒｔっ増加
させる（ステップＳ５）。
計時部１３はトリガ信号が入力された時刻を計時し、そ
の時刻値ｔ （ｎｌを演算部１４に転送する（ステップ
Ｓ６）。演算部１４は、転送された時刻値を二重バッフ
ァ・レジスタ１４ａ −龜にバンファリングした後にメ
モリ１５に逐次に転送するとともに、前回バッファリン
グした時刻値ｔ（ｎ−１）のデータをパフファレジスタ
１４ｂにシフトし、今回バッファリングした時刻値ｔ
（ｎｌとの差分値すなわち時間間隔Ｔ （ｎｌを減算器
１４ｃで求めてメモリ１６に逐次に転送する（ステップ
Ｓ７）。
の時刻値ｔ （ｎｌを演算部１４に転送する（ステップ
Ｓ６）。演算部１４は、転送された時刻値を二重バッフ
ァ・レジスタ１４ａ −龜にバンファリングした後にメ
モリ１５に逐次に転送するとともに、前回バッファリン
グした時刻値ｔ（ｎ−１）のデータをパフファレジスタ
１４ｂにシフトし、今回バッファリングした時刻値ｔ
（ｎｌとの差分値すなわち時間間隔Ｔ （ｎｌを減算器
１４ｃで求めてメモリ１６に逐次に転送する（ステップ
Ｓ７）。
事象検出計数部１！は、事象の検出針数値ｎがｎ＝Ｍと
なるまで、事象の検出を繰り返すので（ステップＳ８）
、上記のステップ５４〜ｓ７が繰り返して１テわれ、メ
モＩ７１５には各事象の生起した時刻ｔ Ｔｌｌ 、
ｔ １２）・・・ｔ （ｎｌ・・・が格納され、またメ
モリ！６には各事象間の時間間隔”Ｉ’ （１）、Ｔ（
２）、・・・Ｔ （ｎｌ・・・が格納される。
なるまで、事象の検出を繰り返すので（ステップＳ８）
、上記のステップ５４〜ｓ７が繰り返して１テわれ、メ
モＩ７１５には各事象の生起した時刻ｔ Ｔｌｌ 、
ｔ １２）・・・ｔ （ｎｌ・・・が格納され、またメ
モリ！６には各事象間の時間間隔”Ｉ’ （１）、Ｔ（
２）、・・・Ｔ （ｎｌ・・・が格納される。
事象の検出計数値ｎが予め設定された値Ｍになると、こ
の時点がト、リガ・ポイントとなって事象検出動作が停
止されるとたちに（ステップＳ９）、その時点の前後の
現象（前記の格納法に応じて設定された範囲のデータ）
をメモリ１２に格納する。
の時点がト、リガ・ポイントとなって事象検出動作が停
止されるとたちに（ステップＳ９）、その時点の前後の
現象（前記の格納法に応じて設定された範囲のデータ）
をメモリ１２に格納する。
その後、必要に応してセレクタ１７でメモリ１２゜１５
．１６を選択し、そのデータ内容を読み出して表示部１
８で表示し、それらを参照にして解析作業を進める（ス
テップＳ １０）。その結果、試験対象装置が期待通り
の動作を実行していれば処理シーケンスを終了させ（ス
テップＳｌｌ 、 ５１２） 、一方、障害があると判
断された場合にはステップＳ２に戻って再度データのサ
ンプリングを行い、解析作業を行う。
．１６を選択し、そのデータ内容を読み出して表示部１
８で表示し、それらを参照にして解析作業を進める（ス
テップＳ １０）。その結果、試験対象装置が期待通り
の動作を実行していれば処理シーケンスを終了させ（ス
テップＳｌｌ 、 ５１２） 、一方、障害があると判
断された場合にはステップＳ２に戻って再度データのサ
ンプリングを行い、解析作業を行う。
本発明によれば、トリガ・ポイント周辺の現象のデータ
とともに、測定開始後の各事象の生起時刻とその時間間
隔をも容易に表示してチェックすることが可能になり、
それにより詳細な解析作業が効率よく行え、特にハード
とソフトの混在するシステムにおける問題点切り分け（
ハードとソフトの境界問題）が正確に行えるようになり
、システム・デバッグが円滑に遂行できるようになる。
とともに、測定開始後の各事象の生起時刻とその時間間
隔をも容易に表示してチェックすることが可能になり、
それにより詳細な解析作業が効率よく行え、特にハード
とソフトの混在するシステムにおける問題点切り分け（
ハードとソフトの境界問題）が正確に行えるようになり
、システム・デバッグが円滑に遂行できるようになる。
第１図は本発明の一実施例点しての試験装置を示す図、
第２図は試験装置が通用される一例としてのシステムの
概略を示す図、第３図は事象生起のタイミング図、第・
１図は第１図装置を用いた処理シーケンスを示す流れ図
である。 １・・・試験装置、 ２．３・・・試験対象装置、
４・・・システム・バス、 １１・・・事象検出計数
部、１２ 、、１５ 、１６・・・メモリ、 １３・
・・計時部、１４・・・演算部、 １４ａ 、 １４ｂ・・・バッファ・レジスタ、１４ｃ
・・・減算器、 １７・・・セレクタ、１８
・・・表示部。
第２図は試験装置が通用される一例としてのシステムの
概略を示す図、第３図は事象生起のタイミング図、第・
１図は第１図装置を用いた処理シーケンスを示す流れ図
である。 １・・・試験装置、 ２．３・・・試験対象装置、
４・・・システム・バス、 １１・・・事象検出計数
部、１２ 、、１５ 、１６・・・メモリ、 １３・
・・計時部、１４・・・演算部、 １４ａ 、 １４ｂ・・・バッファ・レジスタ、１４ｃ
・・・減算器、 １７・・・セレクタ、１８
・・・表示部。
Claims (1)
- 【特許請求の範囲】 １、試験対象装置からサンプリングしたデータにおける
所定の事象の生起を検出し、或る所定条件を満たす事象
の周辺のデータを収集記憶して解析に供する試験装置に
おいて、事象検出情報にもとづき、生起した各事象の生
起時刻と各事象間の時間間隔を計測する計測手段、およ
び、該各事象の生起時刻と各事象間の時間間隔を記憶し
て解析に供する手段を備えることを特徴とする試験装置
。 ２、前記所定条件は所定回数の事象が生起したことであ
る特許請求の範囲第１頃記載の試験装置。 ３、前記計測手段は、事象の生起時刻を逐次に計時する
計時手段、および、該計時手段で計時された隣り合う事
象生起時刻の差を演算して各事象間の時間間隔を算出す
る演算手段を含み構成される特許請求の範囲第１項また
は第２項記載の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238583A JPS61117470A (ja) | 1984-11-14 | 1984-11-14 | 試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238583A JPS61117470A (ja) | 1984-11-14 | 1984-11-14 | 試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61117470A true JPS61117470A (ja) | 1986-06-04 |
Family
ID=17032357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59238583A Pending JPS61117470A (ja) | 1984-11-14 | 1984-11-14 | 試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083033A (en) * | 1998-01-09 | 2000-07-04 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| US6190195B1 (en) | 1998-01-09 | 2001-02-20 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
-
1984
- 1984-11-14 JP JP59238583A patent/JPS61117470A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083033A (en) * | 1998-01-09 | 2000-07-04 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| US6190195B1 (en) | 1998-01-09 | 2001-02-20 | Yazaki Corporation | Electrical connector having terminal distortion preventing structure |
| DE19900452C2 (de) * | 1998-01-09 | 2003-11-13 | Yazaki Corp | Verbindergehäuse für eine elektrische Steckverbindung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067324B1 (en) | Software correlating hardware monitor system | |
| US5446650A (en) | Logic signal extraction | |
| CA1065062A (en) | Non-logic printed wiring board test system | |
| US4924468A (en) | Logic analyzer | |
| US20040059525A1 (en) | DSP bus monitoring apparatus and method | |
| EP1123513B1 (en) | Integrated multi-channel analog test instrument architecture | |
| US5610925A (en) | Failure analyzer for semiconductor tester | |
| US7974800B2 (en) | Method, apparatus, and program for detecting the correlation between repeating events | |
| US4730314A (en) | Logic analyzer | |
| US4058767A (en) | Apparatus and process for testing AC performance of LSI components | |
| US3843893A (en) | Logical synchronization of test instruments | |
| US7360117B1 (en) | In-circuit emulation debugger and method of operation thereof | |
| JPS61117470A (ja) | 試験装置 | |
| KR100241648B1 (ko) | 셀프 타이밍 회로의 사이클 시간을 측정하는 회로와, 셀프 타이밍 시스템의 평균 사이클 시간 결정 방법 | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| US6125461A (en) | Method for identifying long paths in integrated circuits | |
| US8775888B2 (en) | Methods and structure for correlating multiple test outputs of an integrated circuit acquired during separate instances of an event | |
| JP3212214B2 (ja) | 状態遷移試験装置 | |
| SU1032457A1 (ru) | Логический анализатор | |
| JPH03158972A (ja) | シミュレータ | |
| JPS59158453A (ja) | プログラムテスト装置 | |
| JPS603760A (ja) | プログラムアナライザ | |
| Mitchell | The role of the logic state analyzer in the design of microprocessor systems | |
| JPH1115704A (ja) | エミュレーション制御方法およびエミュレータ装置 | |
| JPH05324756A (ja) | 論理シミュレーション結果表示システム |