JPS645338B2 - - Google Patents
Info
- Publication number
- JPS645338B2 JPS645338B2 JP56093190A JP9319081A JPS645338B2 JP S645338 B2 JPS645338 B2 JP S645338B2 JP 56093190 A JP56093190 A JP 56093190A JP 9319081 A JP9319081 A JP 9319081A JP S645338 B2 JPS645338 B2 JP S645338B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- status information
- control device
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 101100372898 Caenorhabditis elegans vha-5 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、マイクロプログラム制御によつて
データ処理を行う演算制御装置に対して、複数の
入出力装置のステータス情報を転送する入出力装
置のステータス情報転送装置に関する。
データ処理を行う演算制御装置に対して、複数の
入出力装置のステータス情報を転送する入出力装
置のステータス情報転送装置に関する。
（従来の技術）
従来、マイクロプログラム制御方式の演算制御
装置において複数の入出力装置のステータス情報
をチエツクする場合、入出力制御装置を介して所
定のステータス情報を演算制御装置に転送してい
た。例えば第１図に示すように、入出力制御装置
４が入出力バス（以下、IOBと称する。）を介し
て図示しない演算制御装置にステータス情報及び
入出力データを転送すると共に、デコード信号
UL０，UL１により入出力装置０〜３を指定する
ようになつている。入出力装置０〜３は、入出力
制御装置４とデイジーチエーン接続されている。
装置において複数の入出力装置のステータス情報
をチエツクする場合、入出力制御装置を介して所
定のステータス情報を演算制御装置に転送してい
た。例えば第１図に示すように、入出力制御装置
４が入出力バス（以下、IOBと称する。）を介し
て図示しない演算制御装置にステータス情報及び
入出力データを転送すると共に、デコード信号
UL０，UL１により入出力装置０〜３を指定する
ようになつている。入出力装置０〜３は、入出力
制御装置４とデイジーチエーン接続されている。
入出力装置０〜３からは、レデイ信号RDYが
それぞれ出力され入出力制御装置４の端子
READYに入力されるようになつている。図示し
ない演算制御装置からIOBを介して入出力制御装
置４に入出力命令が出力されると、入出力制御装
置４では演算制御装置で指定された、例えば入出
力装置１のみの入出力処理が実行される。この結
果、入出力装置１の処理が終了するまで、演算制
御装置へ他の入出力装置のステータス情報が転送
されず、効率の良い入出力処理が出来なかつた。
それぞれ出力され入出力制御装置４の端子
READYに入力されるようになつている。図示し
ない演算制御装置からIOBを介して入出力制御装
置４に入出力命令が出力されると、入出力制御装
置４では演算制御装置で指定された、例えば入出
力装置１のみの入出力処理が実行される。この結
果、入出力装置１の処理が終了するまで、演算制
御装置へ他の入出力装置のステータス情報が転送
されず、効率の良い入出力処理が出来なかつた。
（発明が解決しようとする課題）
このように、従来の装置では、入出力装置の１
つが入出力の処理を行つている場合、他の入出力
装置のステータス情報が演算制御装置に転送でき
ず、そのため演算制御装置は各入出力装置の状態
を的確に監視できず、よつて効率に良い入出力処
理ができなかつた。
つが入出力の処理を行つている場合、他の入出力
装置のステータス情報が演算制御装置に転送でき
ず、そのため演算制御装置は各入出力装置の状態
を的確に監視できず、よつて効率に良い入出力処
理ができなかつた。
この発明の目的は、ある入出力装置で入出力処
理中であつても、各入出力装置のステータス情報
を演算処理装置に転送可能として、最終的に効率
の良い入出力処理が行えるようにするための入出
力装置のステータス情報転送装置を提供すること
にある。
理中であつても、各入出力装置のステータス情報
を演算処理装置に転送可能として、最終的に効率
の良い入出力処理が行えるようにするための入出
力装置のステータス情報転送装置を提供すること
にある。
（課題を解決するための手段）
本発明は、独立してそれぞれステータス情報を
出力する複数の入出力装置と、 これらの複数の入出力装置の入出力処理を制御
すると共に、マイクロプログラム制御によつてデ
ータ処理を行う演算制御装置からの、どの入出力
装置を選ぶかを示す選択信号をデコードしてデコ
ード信号として出力する入出力制御装置と、 前記複数の入出力装置からそれぞれ出力された
前記ステータス情報のうちから前記デコード信号
に応じたものを選択して、この選択したステータ
ス情報のみを前記入出力制御装置に出力するセレ
クタと、 前記複数の入出力装置からそれぞれ出力された
前記各ステータス情報を保持し、これらのステー
タス情報を、ある入出力装置で入出力処理中であ
るか否かに拘わらず、前記演算制御装置に出力す
るレジスタと、 を具備する構成となつている。
出力する複数の入出力装置と、 これらの複数の入出力装置の入出力処理を制御
すると共に、マイクロプログラム制御によつてデ
ータ処理を行う演算制御装置からの、どの入出力
装置を選ぶかを示す選択信号をデコードしてデコ
ード信号として出力する入出力制御装置と、 前記複数の入出力装置からそれぞれ出力された
前記ステータス情報のうちから前記デコード信号
に応じたものを選択して、この選択したステータ
ス情報のみを前記入出力制御装置に出力するセレ
クタと、 前記複数の入出力装置からそれぞれ出力された
前記各ステータス情報を保持し、これらのステー
タス情報を、ある入出力装置で入出力処理中であ
るか否かに拘わらず、前記演算制御装置に出力す
るレジスタと、 を具備する構成となつている。
（作用）
複数の入出力装置は、それぞれ独立にステータ
ス情報を出力する。それらのステータス情報はセ
レクタ及びレジスタに加えられる。セレクタは、
演算制御装置によつて選択された入出力装置のス
テータス情報のみを入出力制御装置に加える。こ
れにより、入出力制御装置による制御のもとに、
入出力装置と演算制御装置との間でデータの入出
力処理が行われることになる。その入出力処理中
であるか否かに拘わらず、前記レジスタは、複数
の入出力装置のステータス情報を演算制御装置に
（出力）転送する。これにより、演算制御装置は、
各入出力装置の状態を的確に検出、監視可能であ
る。よつて、演算制御装置によつて効率の良い入
出力処理が可能となる。即ち、例えば、ある入出
力装置による入出力処理が所定時間よりも長いか
短かいかも演算処理装置によつて検出できる。よ
つて、例えば、長い場合には、その処理を停止さ
せ、他の入出力装置による入出力処理を行わせる
こと等も可能となる。
ス情報を出力する。それらのステータス情報はセ
レクタ及びレジスタに加えられる。セレクタは、
演算制御装置によつて選択された入出力装置のス
テータス情報のみを入出力制御装置に加える。こ
れにより、入出力制御装置による制御のもとに、
入出力装置と演算制御装置との間でデータの入出
力処理が行われることになる。その入出力処理中
であるか否かに拘わらず、前記レジスタは、複数
の入出力装置のステータス情報を演算制御装置に
（出力）転送する。これにより、演算制御装置は、
各入出力装置の状態を的確に検出、監視可能であ
る。よつて、演算制御装置によつて効率の良い入
出力処理が可能となる。即ち、例えば、ある入出
力装置による入出力処理が所定時間よりも長いか
短かいかも演算処理装置によつて検出できる。よ
つて、例えば、長い場合には、その処理を停止さ
せ、他の入出力装置による入出力処理を行わせる
こと等も可能となる。
（実施列）
以下本発明に係る入出力装置のステータス情報
転送装置の一実施列を図面を参照して説明する。
転送装置の一実施列を図面を参照して説明する。
第２図は本発明の入出力装置のステータス情報
転送装置の構成を示すブロツク図である。入出力
制御装置４及びこれに接続された入出力装置０〜
３はそれぞれ上述した第１図の装置と同様なもの
である。入出力装置０〜３のレデイ信号RDY０
〜RDY３はレジスタ２０及びセレクタ１０に入
力される。セレクタ１０の出力は入出力制御４の
端子READYに入力されるようになつている。レ
ジスタ２０の出力はIOBに加えられる。さらに、
図示しない演算制御装置から出力されるリセツト
信号FWCLRは、初期化信号CLROと共にオアゲ
ート３０に入力される。オアゲート３０の出力は
入出力制御装置４の入力端子CLRに供給され、
外部から入出力装置４をクリアすることができる
ようになつている。
転送装置の構成を示すブロツク図である。入出力
制御装置４及びこれに接続された入出力装置０〜
３はそれぞれ上述した第１図の装置と同様なもの
である。入出力装置０〜３のレデイ信号RDY０
〜RDY３はレジスタ２０及びセレクタ１０に入
力される。セレクタ１０の出力は入出力制御４の
端子READYに入力されるようになつている。レ
ジスタ２０の出力はIOBに加えられる。さらに、
図示しない演算制御装置から出力されるリセツト
信号FWCLRは、初期化信号CLROと共にオアゲ
ート３０に入力される。オアゲート３０の出力は
入出力制御装置４の入力端子CLRに供給され、
外部から入出力装置４をクリアすることができる
ようになつている。
このような構成において、演算制御装置から
IOBを介して入出力制御装置４に入出力命令が出
力されたものとする。演算制御装置により指定さ
れた入出力装置の機器選択信号をデコードしたデ
コード信号UL０，UL１が、入出力制御装置４の
端子Ｕ０，Ｕ１から入出力装置０〜３及びセレク
タ１０に出力される。一方、入出力装置０〜３か
ら出力されたレデイ信号RDY０〜RDY３がセレ
クタ１０及びレジスタ２０に供給される。
IOBを介して入出力制御装置４に入出力命令が出
力されたものとする。演算制御装置により指定さ
れた入出力装置の機器選択信号をデコードしたデ
コード信号UL０，UL１が、入出力制御装置４の
端子Ｕ０，Ｕ１から入出力装置０〜３及びセレク
タ１０に出力される。一方、入出力装置０〜３か
ら出力されたレデイ信号RDY０〜RDY３がセレ
クタ１０及びレジスタ２０に供給される。
セレクタ１０は入出力制御装置４から出力され
るデコード信号UL０〜UL１により、これから入
出力処理を行おうとする入出力装置のレデイ信号
（例えば、RDY１）を選択し、入出力制御装置４
の端子READYに供給する。このようにして、演
算制御装置と選択された入出力装置（例えば入出
力装置１）との間で入出力処理が実行される。例
えば、入出力装置がフロツピーデイスク装置であ
ると仮定すると、演算制御装置とフロツピーデイ
スク装置の入出力処理は、デイスクの１セクタず
つ行われる。つまり、演算制御装置は入出力制御
装置４に対して、指定した１つの入出力装置との
入出力処理が終了すると、次に処理する入出力装
置を入出力制御装置４に対して指定する。
るデコード信号UL０〜UL１により、これから入
出力処理を行おうとする入出力装置のレデイ信号
（例えば、RDY１）を選択し、入出力制御装置４
の端子READYに供給する。このようにして、演
算制御装置と選択された入出力装置（例えば入出
力装置１）との間で入出力処理が実行される。例
えば、入出力装置がフロツピーデイスク装置であ
ると仮定すると、演算制御装置とフロツピーデイ
スク装置の入出力処理は、デイスクの１セクタず
つ行われる。つまり、演算制御装置は入出力制御
装置４に対して、指定した１つの入出力装置との
入出力処理が終了すると、次に処理する入出力装
置を入出力制御装置４に対して指定する。
このようにして演算制御装置と入出力装置の間
で、入出力処理が行われている途中に、入出力を
行つているひとつの入出力装置が処理を占有して
しまう場合がある。本発明の実施列においては、
入出力装置のステータス情報であるレデイ信号
が、セレクタ１０及びレジスタ２０に供給される
構成となつている。レジスタ２０にはレデイ信号
RDY０〜RDY３が入力され、入出力装置０〜３
のステータス情報を保持する。保持した入出力装
置のステータス情報は演算制御装置に送られる。
で、入出力処理が行われている途中に、入出力を
行つているひとつの入出力装置が処理を占有して
しまう場合がある。本発明の実施列においては、
入出力装置のステータス情報であるレデイ信号
が、セレクタ１０及びレジスタ２０に供給される
構成となつている。レジスタ２０にはレデイ信号
RDY０〜RDY３が入力され、入出力装置０〜３
のステータス情報を保持する。保持した入出力装
置のステータス情報は演算制御装置に送られる。
レジスタ２０から得るステータス情報により、
演算制御装置は入出力装置０〜３の状態を把握す
る。入出力が正常に行われている場合、演算制御
装置は次の入出力を行うよう入出力装置の指定を
入出力制御装置に対して行う。演算制御装置はあ
らかじめ設定された時間が経過すると、１つの入
出力装置が長時間処理を占有しているものとみな
す。演算制御装置はこのような状態になると、リ
セツト信号FWCLRを発生させる。リセツト信号
FWCLRは、オアゲート３０を介して入出力制御
装置４のCLR端子に入力される。リセツト信号
FWCLRを受けて入出力制御装置４は、現在選択
している入出力装置の指定をクリアにして処理を
占有する入出力装置とのアクセスを断つ。
演算制御装置は入出力装置０〜３の状態を把握す
る。入出力が正常に行われている場合、演算制御
装置は次の入出力を行うよう入出力装置の指定を
入出力制御装置に対して行う。演算制御装置はあ
らかじめ設定された時間が経過すると、１つの入
出力装置が長時間処理を占有しているものとみな
す。演算制御装置はこのような状態になると、リ
セツト信号FWCLRを発生させる。リセツト信号
FWCLRは、オアゲート３０を介して入出力制御
装置４のCLR端子に入力される。リセツト信号
FWCLRを受けて入出力制御装置４は、現在選択
している入出力装置の指定をクリアにして処理を
占有する入出力装置とのアクセスを断つ。
このようにして、不必要な入出力装置の処理の
占有をなくし、全体の処理効率を上げることがで
きる。
占有をなくし、全体の処理効率を上げることがで
きる。
以上説明してきたように本発明によれば、ある
入出力装置による入出力処理が実行中であるか否
かに拘わりなく、各入出力装置のステータス情報
を演算制御装置に転送でき、それにより演算制御
装置に各入出力装置の状態を的確に監視させて効
率的なデータ入出力処理、例えば、ある入出力装
置による入出力処理が不当に長びいた場合にはそ
の処理を停止させ、他の入出力装置による処理を
行わせる等の効率的な入出力処理を行わせること
が可能となる。
入出力装置による入出力処理が実行中であるか否
かに拘わりなく、各入出力装置のステータス情報
を演算制御装置に転送でき、それにより演算制御
装置に各入出力装置の状態を的確に監視させて効
率的なデータ入出力処理、例えば、ある入出力装
置による入出力処理が不当に長びいた場合にはそ
の処理を停止させ、他の入出力装置による処理を
行わせる等の効率的な入出力処理を行わせること
が可能となる。
第１図は従来のステータス情報転送装置の一例
を示すブロツク図、第２図はこの発明の一実施例
を示すブロツク図である。 ０〜３……入出力装置、４……入出力制御装
置、１０……セレクタ、２０……レジスタ、３０
……オアゲート。
を示すブロツク図、第２図はこの発明の一実施例
を示すブロツク図である。 ０〜３……入出力装置、４……入出力制御装
置、１０……セレクタ、２０……レジスタ、３０
……オアゲート。
Claims (1)
- 【特許請求の範囲】 １ 独立してそれぞれステータス情報を出力する
複数の入出力装置と、 これらの複数の入出力装置の入出力処理を制御
すると共に、マイクロプログラム制御によつてデ
ータ処理を行う演算制御装置からの、どの入出力
装置を選ぶかを示す選択信号をデコードしてデコ
ード信号として出力する入出力制御装置と、 前記複数の入出力装置からそれぞれ出力された
前記ステータス情報のうちから前記デコード信号
に応じたものを選択して、この選択したステータ
ス情報のみを前記入出力制御装置に出力するセレ
クタと、 前記複数の入出力装置からそれぞれ出力された
前記各ステータス情報を保持し、これらのステー
タス情報を、ある入出力装置で入出力処理中であ
るか否かに拘わらず、前記演算制御装置に出力す
るレジスタと、 を具備することを特徴とした入出力装置のステー
タス情報転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56093190A JPS57207923A (en) | 1981-06-17 | 1981-06-17 | Transferring device of status information of input- output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56093190A JPS57207923A (en) | 1981-06-17 | 1981-06-17 | Transferring device of status information of input- output device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57207923A JPS57207923A (en) | 1982-12-20 |
| JPS645338B2 true JPS645338B2 (ja) | 1989-01-30 |
Family
ID=14075655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56093190A Granted JPS57207923A (en) | 1981-06-17 | 1981-06-17 | Transferring device of status information of input- output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57207923A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11194963A (ja) | 1997-12-26 | 1999-07-21 | Fujitsu Ltd | コマンド実行監視方法、及び、コマンド実行監視装置 |
-
1981
- 1981-06-17 JP JP56093190A patent/JPS57207923A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57207923A (en) | 1982-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| JPH07104842B2 (ja) | 外部記憶装置の割込み制御方式 | |
| JPS5826573B2 (ja) | コンピユ−タ・システム | |
| JPH02156334A (ja) | 情報処理装置 | |
| JPS645338B2 (ja) | ||
| US4740910A (en) | Multiprocessor system | |
| JPS59723A (ja) | 入出力インタ−フエ−ス制御方式 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6045867A (ja) | 情報処理装置 | |
| JPS61202225A (ja) | プロセツサによるハ−ドウエア制御方式 | |
| JPH02730B2 (ja) | ||
| JPS6162158A (ja) | デ−タ授受システム | |
| JPS6356737B2 (ja) | ||
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS5818726A (ja) | リセツト方式 | |
| JPH0578864B2 (ja) | ||
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JPS62107355A (ja) | デ−タ処理装置 | |
| JPH0236971B2 (ja) | ||
| JPS62212755A (ja) | チヤネル制御装置 | |
| JPS6385853A (ja) | デ−タ処理方式 | |
| JPS60254349A (ja) | 回線制御装置 | |
| JPS6223341B2 (ja) | ||
| JPH0727466B2 (ja) | サ−ビスプロセッサコマンド処理方式 | |
| JPS5880751A (ja) | デ−タ処理装置 |