JPS6448799U - - Google Patents

Info

Publication number
JPS6448799U
JPS6448799U JP14342887U JP14342887U JPS6448799U JP S6448799 U JPS6448799 U JP S6448799U JP 14342887 U JP14342887 U JP 14342887U JP 14342887 U JP14342887 U JP 14342887U JP S6448799 U JPS6448799 U JP S6448799U
Authority
JP
Japan
Prior art keywords
bit line
control signal
address
read
access control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14342887U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14342887U priority Critical patent/JPS6448799U/ja
Publication of JPS6448799U publication Critical patent/JPS6448799U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

【図面の簡単な説明】
第１図は本考案の実施例を示す回路図、第２図
は、第１図に示された回路の動作を示すタイミン
グ図、第３図は従来例を示す回路図である。 ７……メモリセル、８……選択用のＭＯＳＦＥ
Ｔ、９……プリチヤージ用のＭＯＳＦＥＴ、１０
……読み出し／書き込み回路、１１……データバ
ス、１２……アドレスデコーダ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 複数のメモリセルと、該複数のメモリセルが選
    択用トランジスタを介して接続されるビツトライ
    ンと、該ビツトラインに所定電圧をプリチヤージ
    するプリチヤージ用トランジスタと、アドレスデ
    ータに基いて、前記メモリセルを選択するアドレ
    スデコーダと、前記ビツトラインに接続され、ア
    クセス制御信号に基いて動作が制御される読み出
    し及び書き込み回路とを備え、前記アクセス制御
    信号を前記アドレスデコーダの動作制御信号とす
    ることにより、データの読み出しあるいは書き込
    み以外のタイミングサイクルでは、前記ビツトラ
    インのデイスチヤージを禁止することを特徴とす
    る半導体メモリ。
JP14342887U 1987-09-18 1987-09-18 Pending JPS6448799U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14342887U JPS6448799U (ja) 1987-09-18 1987-09-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14342887U JPS6448799U (ja) 1987-09-18 1987-09-18

Publications (1)

Publication Number Publication Date
JPS6448799U true JPS6448799U (ja) 1989-03-27

Family

ID=31410245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14342887U Pending JPS6448799U (ja) 1987-09-18 1987-09-18

Country Status (1)

Country Link
JP (1) JPS6448799U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093696A (ja) * 1983-10-27 1985-05-25 Nec Corp 半導体メモリ
JPS62150583A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd スタテイツク型ｒａｍの連続書込方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093696A (ja) * 1983-10-27 1985-05-25 Nec Corp 半導体メモリ
JPS62150583A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd スタテイツク型ｒａｍの連続書込方式

Similar Documents

Publication Publication Date Title
US5193072A (en) Hidden refresh of a dynamic random access memory
JPH041954B2 (ja)
US20030043624A1 (en) Flash memory with DDRAM interface
JPS6378396A (ja) 半導体メモリ
US5185719A (en) High speed dynamic, random access memory with extended reset/precharge time
GB1406117A (en) Electronic memory systems
JPH041955B2 (ja)
JPH11126481A (ja) 半導体記憶装置
JPH0982086A (ja) 半導体記憶装置
JPS6448799U (ja)
JPH03283179A (ja) 半導体記憶装置
JPS6115518B2 (ja)
JPS6448800U (ja)
JPH041434B2 (ja)
JPS6031038B2 (ja) 半導体記憶装置
JPS62154293A (ja) 半導体記憶装置
JPS63155495A (ja) 擬似スタテイツクメモリ装置
JP3057693B2 (ja) 半導体メモリ
JPH0197498U (ja)
JPS62154286A (ja) 書き替え可能メモリに対するライト・アクセス方式
JPH06105549B2 (ja) 半導体記憶装置
JPH0725920Y2 (ja) 半導体記憶装置
JPS61136396U (ja)
JPH01146195A (ja) ダイナミック型半導体記憶装置
JPS62110796U (ja)