JP3057693B2 - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JP3057693B2 JP3057693B2 JP1194667A JP19466789A JP3057693B2 JP 3057693 B2 JP3057693 B2 JP 3057693B2 JP 1194667 A JP1194667 A JP 1194667A JP 19466789 A JP19466789 A JP 19466789A JP 3057693 B2 JP3057693 B2 JP 3057693B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supply source
- bit line
- precharge potential
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体メモリに関し、特にフラッシュライト
機能を有する半導体メモリに関する。
機能を有する半導体メモリに関する。
［従来の技術］ 従来、同一のデータを選択されたワード線に接続され
た複数のメモリセルに同時に書き込むことのできるフラ
ッシュライト機能を有する半導体メモリが製造されてい
る。このフラッシュライト機能を実現するには、データ
の入力バッファから複数のビット線に同時にデータを転
送する必要があり、そのために、通常の入力モードで使
用するカラムスイッチ，データ線等とは別に、フラッシ
ュライトデータを複数のビット線に伝えるための専用バ
ス，専用スイッチ等を具備していた。
た複数のメモリセルに同時に書き込むことのできるフラ
ッシュライト機能を有する半導体メモリが製造されてい
る。このフラッシュライト機能を実現するには、データ
の入力バッファから複数のビット線に同時にデータを転
送する必要があり、そのために、通常の入力モードで使
用するカラムスイッチ，データ線等とは別に、フラッシ
ュライトデータを複数のビット線に伝えるための専用バ
ス，専用スイッチ等を具備していた。
［発明が解決しようとする問題点］ しかしながら、上記従来のフラッシュライト機能を有
する半導体メモリにあっては、通常モードで使用するカ
ラムスイッチ等の他にフラッシュライト機能の実現に専
用のデータバス，スイッチさらにこれらに付随するコン
タクト等が必要であり、チップ面積が増大するという欠
点があった。
する半導体メモリにあっては、通常モードで使用するカ
ラムスイッチ等の他にフラッシュライト機能の実現に専
用のデータバス，スイッチさらにこれらに付随するコン
タクト等が必要であり、チップ面積が増大するという欠
点があった。
［問題点を解決するための手段］ 本発明の要旨は、複数のワード線と、複数のビット線
と、前記複数のワード線と複数のビット線の交点に接続
されたメモリセルと、前記複数のビット線が接続される
ビット線プリチャージ電位供給源とを有する半導体メモ
リにおいて、前記ビット線のプリチャージ電位を出力す
るプリチャージ電位供給源と、選択したワード線に接続
された複数のメモリセルに同時に書き込むためのデータ
を出力するデータ供給源とを有し、前記プリチャージ電
位供給源及びデータ供給源は、各々、スイッチを介して
前記ビット線プリチャージ電位供給源と接続されている
ことである。
と、前記複数のワード線と複数のビット線の交点に接続
されたメモリセルと、前記複数のビット線が接続される
ビット線プリチャージ電位供給源とを有する半導体メモ
リにおいて、前記ビット線のプリチャージ電位を出力す
るプリチャージ電位供給源と、選択したワード線に接続
された複数のメモリセルに同時に書き込むためのデータ
を出力するデータ供給源とを有し、前記プリチャージ電
位供給源及びデータ供給源は、各々、スイッチを介して
前記ビット線プリチャージ電位供給源と接続されている
ことである。
［発明の作用］ 上述のように、フラッシュライト機能実現時には、ス
イッチがフラッシュライト供給源をビット線プリチャー
ジ電位供給源に接続し、選択されたメモリセルにフラッ
シュライトを同時に書き込む。
イッチがフラッシュライト供給源をビット線プリチャー
ジ電位供給源に接続し、選択されたメモリセルにフラッ
シュライトを同時に書き込む。
［実施例］ 次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の回路図であり、その回路
動作について第２図のタイミングチャートを利用して構
成および機能を説明する。図において１はフラッシュラ
イトデータ供給源、２はプリチャージ電位供給源、３は
ビット線プリチャージ電位供給源、４はメモリセル群、
５はセンスアンプ、６はビット線群、７はカラムアドレ
スデコーダ、WLはワード線、I/Oは入出力バスをそれぞ
れ示している。φ１はビット線プリチャージ電位供給源
にフラッシュライトする情報を伝えるトランスファース
イッチを開閉させる信号、φ２はビット線群をプリチャ
ージしバランスさせるトランスファースイッチを開閉さ
せる信号、φ３はビット線群にプリチャージ電位，フラ
ッシュライトデータを伝えるトランスファースイッチを
開閉させる信号、φ４はセンスアンプ活性化信号であ
る。
動作について第２図のタイミングチャートを利用して構
成および機能を説明する。図において１はフラッシュラ
イトデータ供給源、２はプリチャージ電位供給源、３は
ビット線プリチャージ電位供給源、４はメモリセル群、
５はセンスアンプ、６はビット線群、７はカラムアドレ
スデコーダ、WLはワード線、I/Oは入出力バスをそれぞ
れ示している。φ１はビット線プリチャージ電位供給源
にフラッシュライトする情報を伝えるトランスファース
イッチを開閉させる信号、φ２はビット線群をプリチャ
ージしバランスさせるトランスファースイッチを開閉さ
せる信号、φ３はビット線群にプリチャージ電位，フラ
ッシュライトデータを伝えるトランスファースイッチを
開閉させる信号、φ４はセンスアンプ活性化信号であ
る。
第１図に示す通り従来のビット線プリチャージ電位供
給源３は信号φ１によって開閉されるトランスファース
イッチを介してフラッシュライトデータ供給源１と接続
する。また、信号φ２によって開閉するトランスファー
スイッチを介してプリチャージ電源２とも接続する。
給源３は信号φ１によって開閉されるトランスファース
イッチを介してフラッシュライトデータ供給源１と接続
する。また、信号φ２によって開閉するトランスファー
スイッチを介してプリチャージ電源２とも接続する。
まず第２図において信号φ１＝信号WL＝信号φ４＝低
レベル、信号φ２＝信号φ３＝高レベルの時ビット線群
は1/2VCCまでプリチャージされている。
レベル、信号φ２＝信号φ３＝高レベルの時ビット線群
は1/2VCCまでプリチャージされている。
次に信号φ１＝信号φ２＝信号φ３＝信号WL＝信号φ
４＝低レベルにより、ビット線６はフローティング状態
となる。
４＝低レベルにより、ビット線６はフローティング状態
となる。
信号φ２＝信号φ４＝低レベル、信号φ１＝信号φ３
＝信号WL＝高レベルになると、片側のビット線に、そし
てセルにフラッシュライトデータが伝わる。
＝信号WL＝高レベルになると、片側のビット線に、そし
てセルにフラッシュライトデータが伝わる。
信号φ１＝信号φ２＝信号φ３＝信号φ４＝低レベ
ル、WL＝高レベルでビット線はフローティング。信号φ
１＝信号φ２＝信号φ３＝低レベル、信号WL＝信号φ４
＝高レベルでセンスアンプが活性化する。セルにフラッ
シュライトデータが書き込まれる。
ル、WL＝高レベルでビット線はフローティング。信号φ
１＝信号φ２＝信号φ３＝低レベル、信号WL＝信号φ４
＝高レベルでセンスアンプが活性化する。セルにフラッ
シュライトデータが書き込まれる。
最後に信号WL＝信号φ４＝低レベルでセルはフローテ
ィング状態となり、データを保持する。信号φ２＝信号
φ３＝高レベルとなり、ビット線は再び1/2VCCまでプリ
チャージされ初期状態となる。
ィング状態となり、データを保持する。信号φ２＝信号
φ３＝高レベルとなり、ビット線は再び1/2VCCまでプリ
チャージされ初期状態となる。
［発明の効果］ 以上説明したように本発明は、ビット線のプリチャー
ジレベルとフラッシュライトデータを１つの信号線によ
ってビット線に供給できるので、フラッシュライトデー
タバス、それに付随するゲート，コンタクト等の追加に
よるチップサイズの増加を抑制できる効果がある。
ジレベルとフラッシュライトデータを１つの信号線によ
ってビット線に供給できるので、フラッシュライトデー
タバス、それに付随するゲート，コンタクト等の追加に
よるチップサイズの増加を抑制できる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は一実
施例の動作タイミングチャート（逆データ書き込み時）
である。 １……フラッシュライトデータ供給源、 ２……プリチャージ電位供給源、 ３……ビット線プリチャージ電位供給源、 ４……メモリセル群、 ５……センスアンプ、 ６……ビット線群、 ７……カラムアドレスデコーダ、 WL……ワード線、 I/O……I/Oバス、 φ１……ビット線プリチャージ電位供給源にフラッシュ
ライトする情報を伝えるトランスファースイッチを開閉
させる信号、 φ２……ビット線群をプリチャージしバランスさせるト
ランスファースイッチを開閉させる信号、 φ３……ビット線群にプリチャージ電位，フラッシュラ
イトデータを伝えるトランスファースイッチを開閉させ
る信号、 φ４……センスアンプ活性化信号。
施例の動作タイミングチャート（逆データ書き込み時）
である。 １……フラッシュライトデータ供給源、 ２……プリチャージ電位供給源、 ３……ビット線プリチャージ電位供給源、 ４……メモリセル群、 ５……センスアンプ、 ６……ビット線群、 ７……カラムアドレスデコーダ、 WL……ワード線、 I/O……I/Oバス、 φ１……ビット線プリチャージ電位供給源にフラッシュ
ライトする情報を伝えるトランスファースイッチを開閉
させる信号、 φ２……ビット線群をプリチャージしバランスさせるト
ランスファースイッチを開閉させる信号、 φ３……ビット線群にプリチャージ電位，フラッシュラ
イトデータを伝えるトランスファースイッチを開閉させ
る信号、 φ４……センスアンプ活性化信号。
フロントページの続き (56)参考文献 特開 昭63−217596（ＪＰ，Ａ) 特開 昭59−116986（ＪＰ，Ａ) 特開 昭56−44193（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数のワード線と、複数のビット線と、前
記複数のワード線と複数のビット線の交点に接続された
メモリセルと、前記複数のビット線が接続されるビット
線プリチャージ電位供給源とを有する半導体メモリにお
いて、前記ビット線のプリチャージ電位を出力するプリ
チャージ電位供給源と、選択したワード線に接続された
複数のメモリセルに同時に書き込むためのデータを出力
するデータ供給源とを有し、前記プリチャージ電位供給
源及びデータ供給源は、各々、スイッチを介して前記ビ
ット線プリチャージ電位供給源と接続されていることを
特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194667A JP3057693B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194667A JP3057693B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0359875A JPH0359875A (ja) | 1991-03-14 |
| JP3057693B2 true JP3057693B2 (ja) | 2000-07-04 |
Family
ID=16328306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194667A Expired - Fee Related JP3057693B2 (ja) | 1989-07-27 | 1989-07-27 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057693B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196592A (ja) * | 1984-10-17 | 1986-05-15 | Hitachi Ltd | ダイナミツク型ｒａｍ |
| JPS6334796A (ja) * | 1986-07-28 | 1988-02-15 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JPH0612612B2 (ja) * | 1987-03-06 | 1994-02-16 | 株式会社東芝 | 半導体記憶装置 |
| JPH01130385A (ja) * | 1987-11-17 | 1989-05-23 | Sony Corp | メモリ装置 |
| JPH0752577B2 (ja) * | 1988-01-07 | 1995-06-05 | 株式会社東芝 | 半導体メモリ |
-
1989
- 1989-07-27 JP JP1194667A patent/JP3057693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0359875A (ja) | 1991-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009877B1 (ko) | 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치 | |
| JP4424770B2 (ja) | 半導体記憶装置 | |
| KR100381968B1 (ko) | 고속동작용디램 | |
| JPH0527194B2 (ja) | ||
| JPH0536277A (ja) | 半導体メモリ装置 | |
| US5812492A (en) | Control signal generation circuit and semiconductor memory device that can correspond to high speed external clock signal | |
| KR100322534B1 (ko) | 디램 에스램 복합 반도체장치 및 이를 이용한 데이터 전송방법 | |
| KR100295048B1 (ko) | 기입시간을최소화하는메모리장치및데이터기입방법 | |
| KR100306511B1 (ko) | 반도체기억장치 | |
| KR100225826B1 (ko) | 반도체 메모리 장치 | |
| US20010017794A1 (en) | Semiconductor memory device | |
| JPH0636556A (ja) | ダイナミックｒａｍ | |
| US5715210A (en) | Low power semiconductor memory device | |
| US5463584A (en) | Semiconductor memory device | |
| JP3992781B2 (ja) | 半導体記憶装置 | |
| JP2001143470A (ja) | 半導体記憶装置 | |
| JP3057693B2 (ja) | 半導体メモリ | |
| JP2740486B2 (ja) | 半導体記憶装置 | |
| US6947343B2 (en) | Semiconductor memory device | |
| JP2606088B2 (ja) | 半導体記憶装置 | |
| KR100295663B1 (ko) | 반도체메모리장치 | |
| US5933371A (en) | Write amplifier for use in semiconductor memory device | |
| KR0177767B1 (ko) | 비트라인 센싱제어회로 및 그 제어방법 | |
| JPH06105549B2 (ja) | 半導体記憶装置 | |
| JPH11144454A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |