JPS6398078A - ヒストグラム算出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ヒストグラム算出装置であって、画素データに対応する
ヒストグラムを算出する場合、データ分割手段で画素デ
ータを分割し、複数のヒストグラム算出回路によって分
割画素データに対するヒストグラムを算出する。そして
、それらを基にしてヒストグラム合計手段によって全体
のヒストグラムを得ることにより、全体のヒストグラム
算出の処理速度を上げることができる。

〔産業上の利用分野〕

本発明は、例えばＦ　Ａ　（Ｆａｃｔｏｒｙ　Ａｕｔｏ
ｍａｔｉｏｎ）　。

医療、映像などの分野において、ＴＶカメラから得られ
る画像処理を行なうために、画像の濃度のヒストグラム
を算出するヒストグラム算出装置に関するものである。

〔従来の技術〕

従来からディジタル画像処理において、画像の濃度ヒス
トグラムを算出して処理を行なう場合、各両面に対して
ヒストグラム用メモリのクリア。

ヒストグラム算出、算出結果の読出しを行なっていた。

そのような濃度ヒストグラムを求めるようにした従来の
ヒストグラム算出装置の構成を第４図に示す。ここで、
ヒストグラム算出用メモリ４１１は、ヒストグラム算出
に先立ちクリアしておくものである。画面の各画素デー
タは８ビツトの濃度情報から成っており、１画素データ
ごとにヒストグラム算出用メモリ４１１にアドレス入力
される。

最初の入力画素データが、例えば１０１１００１０（＝
１７８）とすると、アドレス１７８のデータが読み出さ
れる。メモリ内の全データはクリアされているので“θ
″が読み出され、加算器４２１で１が加算され、その結
果“１”がヒストグラム算出用メモリ４１１のアドレス
１７８に格納される。

同様に、両面の全画素データがヒストグラム算出用メモ
リ４１１にアドレス入力される。画素データの入力が終
わると、ヒストグラム算出用メモリ４１１に格納された
濃度ヒストグラムが、外部の処理装置（図示せず）によ
って読み出され、ヒストグラム算出用メモリ４１１は、
次の画面のヒストグラム算出用にクリアされる。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、例えば、ビデ
オレート（３０両面／秒）でヒストグラム算出処理を行
なおうとすると、１／３０秒の間にヒストグラム用メモ
リのクリア、ヒストグラム算出、算出結果の読出しを行
なわなければならない。１画面が縦４８０画素×横６４
０画素で構成されているなら、１画素分の処理時間は１
００ナノ秒程度になり、かなりの高速処理が必要となる
。

しかし、一般的な現レベルのコンピュータにおいては、
縦４８０画素×横６４０画素で構成された両面を１／３
０秒で、しかも連続してヒストグラム算出することは、
処理速度の上で困難であるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、画面のヒストグラム算出処理が高速で行なえるよ
うにしたヒストグラム算出装置を提供することを目的と
している。

〔問題点を解決するための手段〕

第１図は、本発明のヒストグラム算出装置の原理ブロッ
ク図である。

図において、個別ヒストグラム算出手段１５１は、複数
のヒストグラム算出回路によって構成されており、それ
ぞれにおいてヒストグラム算出を行なう。

データ分割手段１１１は、個別ヒストグラム算出手段１
５１の複数のヒストグラム算出回路に、入力された画素
データを分割して供給する。

ヒストグラム合計手段１７１は、個別ヒストグラム算出
手段１５１で求めた分割画素データのヒストグラム算出
結果を基にして、画素データに対する全体のヒストグラ
ムを得る。

従って、全体として、画素データを複数に分割してヒス
トグラム算出を行ない、それぞれの結果を基にして、全
体のヒストグラムを得るように構成されている。

〔作　用〕

データ分割手段１１１は、入力された画素データを分割
して、個別ヒストグラム算出手段１５１の複数のヒスト
グラム算出回路に供給する。そして、それぞれにおいて
ヒストグラム算出を行ない、ヒストグラム合計手段１７
１で算出結果を基にして、全体のヒストグラムを得る。

本発明にあっては、画素データを分割してヒストグラム
算出を行なうことにより、全体のヒストグラム算出の処
理速度を上げることができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例におけるヒストグラム算出
装置の構成を示す。

■、　　　１と　１°゛との対心　− ここで、本発明の実施例と第１図との対応関係を示して
おく。

データ分割手段１１１は、レジスタ２１１〜２１９に相
当する。

個別ヒストグラム算出手段１５１は、メモリ２５５〜２
６１．加算器２６３〜２６９．レジスタ２８１〜２８７
に相当する。

ヒストグラム合計手段１７１は、加算器２７１゜加算器
２７３．セレクタ２７５に相当する。

↓−大施貫鬼揚底 以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

第２図において、画素データはレジスタ２１１で分割さ
れて４つのレジスタ２１３〜２１９に入力される。また
、ヒストグラム算出結果の読取り用アドレス信号とクリ
アアドレス生成回路２３９の出力は、４つのセレクタ２
３１〜２３７のそれぞれに入力される。

レジスタ２１３〜２１９とセレクタ２３１〜２３７から
のアドレス信号は、メモリグループａ２５１、メモリグ
ループｂ２５３に入力される。メモリグループａ２５１
は、メモリ２５５とメモリ２５７で構成されており、メ
モリ２５５のメモリ読取り値は加算器２６３の一方入力
端に供給される。加算器２６３の他方入力端には“１”
が入力され、その加算結果はレジスタ２８１に入力され
る。レジスタ２８１の値はメモリ２５５に再度入力され
る。

同様に、メモリ２５７のメモリ読取り値は加算器２６５
の一方入力端に入力される。加算器２６５の他方入力端
には“１”が入力され、その加算結果はレジスタ２８３
に入力される。レジスタ２８３の値はメモリ２５７に再
度入力される。

また、メモリ２５５とメモリ２５７からのメモリ読取り
値は、加算器２７１に入力されて加算され、その結果は
セレクタ２７５に入力される。

メモリグループｂ２５３はメモリ２５９とメモリ２６１
で構成されており、メモリ２５９のメモリ読取り値は加
算器２６７の一方入力端に入力される。加算器２６７の
他方入力端には“１゛が入力され、その加算結果はレジ
スタ２８５に入力される。レジスタ２８５の値はメモリ
２５９に再度入力される。

同様に、メモリ２６１のメモリ読取り値は加算器２６９
の一方入力端に入力される。加算器２６９の他方入力端
には“ｌ”が入力され、その加算結果はレジスタ２８７
に入力される。レジスタ２８７の値はメモリ２６１に再
度入力される。

また、メモリ２５９とメモリ２６１がらのメモリ読取り
値は、加算器？７３に入力されて加算され、その結果は
セレクタ２７５に入力される。

セレクタ２７５の出力は、バレルシフタ２７７を介して
全体のヒストグラム算出結果として取り出される。

レジスタ２１１とクリアアドレス生成回路２３９では、
第３図に示すシステムクロック＊ＣＬＫに同期してデー
タの入出力が行なわれる。レジスタ２１３．レジスタ２
１７．レジスタ２８３．レジスタ２８７では、システム
クロック１ｋｃＬＫを２分周した信号ＣＬＫＡに同期し
てデータの入出力が行なわれる。また、レジスタ２１５
．レジスタ２１９．レジスタ２８１．レジスタ２８５で
は、システムクロック＊ＣＬＫを２分周した信号ＣＬＫ
Ｂに同期してデータの入出力が行なわれる。両信号ＣＬ
ＫＡとＣＬＫＢは、システムクロック＊ＣＬＫの１周期
分位相がずれており、入力データを奇数データと偶数デ
ータに分ける。

ｌ−大旌拠ｑ軌作 第３図は、クロック、入力データのタイミング図を示す
。

以下、第２図、第３図を参照する。

いま、画素データが入力され、ヒストグラム算出を行な
い、結果を出力した後にヒストグラム算出用メモリをク
リアする場合を考える。

まず、最初の画面の画素データ（ＤＡＴＡ）がシステム
クロック＊ＣＬＫに同期しながらレジスタ２１１に入力
される。レジスタ２１１では、奇数番目の画素データ（
Ｄ　Ａ　Ｔｏａｍ　）と偶数番目の画素データ（ＤＡＴ
、ｖ、、）に振り分けて、レジスタ２１３とレジスタ２
１５に入力する。レジスタ２１３では、システムクロッ
ク＊ＣＬＫを２分周した信号ＣＬＫＡに同期して、Ｄ　
Ａ　Ｔｏａａを読み取り、メモリ２５５にアドレス入力
する。レジスタ２１５では、他の信号ＣＬＫＢに同期し
て、ＤＡ　Ｔｍｖｍｎを読み取り、メモリ２５７にアド
レス入力する。

メモリ２５５．メモリ２５７は、ヒストグラム算出に先
立ちクリアされており、入力されたアドレスのメモリの
値が加算器２６３．加算器２６５に入力される。加算器
２６３．加算器２６５では入力されたアドレスのメモリ
の値に１を加算して出力する。

レジスタ２８１．レジスタ２８３では、それぞれ信号Ｃ
ＬＫＡ、信号ＣＬＫＢに同期して、加算器２６３．加算
器２６５の出力を読み取り、メモリ２５５．メモリ２５
７に再度アドレス入力する。

１両面の全画素データの入力が終わるまで、メモリ２５
５．メモリ２５７へのアドレス入力が繰り返される。

第３図に示すように、画素データを奇数番目と偶数番目
に分けて処理することにより、処理時間を２倍まで許容
できることになり、実質的に処理速度が２倍になる。

次に、２百面目の画素データがレジスタ２１１に入力さ
れると、同様に奇数番目と偶数番目に振り分けて、今度
はレジスタ２１７とレジスタ２１９に入力される。そし
て、上述と同じ処理が繰り返される。

２両面口のヒストグラム算出処理が行なわれるのと並行
して、最初の画面のヒストグラム算出結果の読出しとメ
モリ２５５．メモリ２５・７のクリアが行なわれる。

まず、外部の制御装置（図示せず）からヒストグラム算
出結果の読出しアドレス信号がセレクタ２３１、セレク
タ２３３に入力される。セレクタ２３１、セレクタ２３
３には、上記読出しアドレス信号とクリアアドレス生成
回路２３９からのクリアアドレス信号が入力されており
、読出しアドレス信号を選択してメモリ２５５．メモリ
２５７に同時に入力する。

メモリ２５５．メモリ２５７では、入力されたアドレス
のメモリの値が読み出され、加算器２７１で合計される
。メモリ２５５には最初の画面の奇数番目の画素データ
のヒストグラム算出結果が格納されており、メモリ２５
７には最初の画面の偶数番目の画素データのヒストグラ
ム算出結果が格納されているので、加算器２７１の出力
は最初の画面全体のヒストグラム算出結果となる。

メモリ２５５．メモリ２５７からのヒストグラム算出結
果の読み出しが終わると、セレクタ２３１、セレクタ２
３３では、クリアアドレス生成回路２３９からのクリア
アドレスが選択され、メモリ２５５．メモリ２５７にア
ドレス入力される。

そして、加算器２６３．加算器２６５の出力を“Ｏ”に
して、再入力することによりメモリ２５５、メモリ２５
７をクリアする。

加算器２７１から得られたヒストグラム算出結果は、セ
レクタ２７５に入力される。セレクタ２７５では、同様
にして得られる加算器２７３からのヒストグラム算出結
果が入力され、レジスタ２１１に入力された画面の順に
ヒストグラム算出結果を選択する。

バレルシフタ２７７には、セレクタ２７５の出力が入力
され、ヒストグラム算出結果から必要なビット数のデー
タが得られる。

２画面口のヒストグラム算出が終わり、３画面口のヒス
トグラム算出に移ると、同様に、２画面口のヒストグラ
ム算出結果が読み出されて合計され、メモリのクリアが
行なわれる。

以上のように、各画面の画素データがレジスタ２１１に
順次入力され、バレルシフタ２７７ではヒストグラム算
出を行なっている１つ前の画面のヒストグラム算出結果
を得る。そして、バレルシフタ２７７で得られたヒスト
グラム算出結果は、外部の制御装置によって、各種の演
算処理に利用される。

■、　ｊ　のまとめ このように、レジスタ２１１で入力された画面の画素デ
ータを１画面ごとに分けて、更に奇数デ−タと偶数デー
タとに分けてヒストグラム算出を行ない、後にそれらを
合計して全体のヒストグラムを得る。

従って、全体のヒストグラム算出の処理速度を上げるこ
とができる。

■、　　　　　　の　　・　ノ　ト様 なお、上述した本発明の実施例にあっては、４つのヒス
トグラム算出回路を２つずつ２グループに分けて、全体
のヒストグラム算出回路を構成したが、１画面の画素数
の増加やヒストグラム算出処理の高速化に対しては、グ
ループ数の増加や各グループ内のヒストグラム算出回路
数の増加によって対応することができる。

また、奇数画素データのヒストグラムと偶数画素データ
のヒストグラムを加算して、全体のヒストグラムを算出
したが、他にも平均を出したり重みづけをして加算した
りといった処理が考えられる。

更に、「１．実施例と第１図との対応関係」において、
第１図と本発明との対応関係を説明しておいたが、これ
に限られることはなく、各種の変形態様があることは当
業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、データ分割手段で画
素データを分割し、複数のヒストグラム算出回路によっ
て分割画素データに対するヒストグラムを算出して、後
にそれらを基にして全体のヒストグラムを得ることがで
きるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のヒストグラム算出装置の原理ブロック
図、 第２図は本発明の一実施例によるヒストグラム算出装置
の構成ブロック図、 第３図は本発明の一実施例によるヒストグラム算出装置
のタイミング図、 第４図は従来例の構成図である。 図において、 １１１はデータ分割手段、 １５１は個別ヒストグラム算出手段、 １７１はヒストグラム合計手段、 ２１１〜２１９はレジスタ、 ２３１〜２３７はセレクタ、 ２３９はクリアアドレス生成回路、 ２５１はメモリグループａ１ ２５３はメモリグループｂ１ ２５５〜２６１はメモリ、 ２６３〜２７３は加算器、 ２７５はセレクタ、 ２７７はバレルシフタ、 ２８１〜２８７はレジスタ、 ４１１はヒストグラム算出用メモリ、 ４２１は加算器である。 ￥） 岑禿ａ８の原理フ゛ｏｌり囚 第１図 １胤ｆＪ　Ａ栴級口 第２図 零ＣＬＫ 入勾テ°゛−タ０タイミシつ国 第３図

Claims (1)

1. 【特許請求の範囲】 それぞれヒストグラム算出を行なうヒストグラム算出回
   路を複数設けて構成される個別ヒストグラム算出手段（
   １５１）と、 画素データが入力され、個別ヒストグラム算出手段（１
   ５１）の複数のヒストグラム算出回路にデータを分割し
   て供給するデータ分割手段（１１１）と、 個別ヒストグラム算出手段（１５１）で求めた分割画素
   データのヒストグラム算出結果を基にして、前記画素デ
   ータに対する全体のヒストグラムを得るヒストグラム合
   計手段（１７１）と、を具えるように構成したことを特
   徴とするヒストグラム算出装置。