JPS6394642A - Ｌｓｉチツプボンデイング方法 - Google Patents

Ｌｓｉチツプボンデイング方法

Info

Publication number
JPS6394642A
JPS6394642A JP23999286A JP23999286A JPS6394642A JP S6394642 A JPS6394642 A JP S6394642A JP 23999286 A JP23999286 A JP 23999286A JP 23999286 A JP23999286 A JP 23999286A JP S6394642 A JPS6394642 A JP S6394642A
Authority
JP
Japan
Prior art keywords
lsi
film
stitches
lsi chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23999286A
Other languages
English (en)
Inventor
Masakatsu Higake
樋掛　昌勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23999286A priority Critical patent/JPS6394642A/ja
Publication of JPS6394642A publication Critical patent/JPS6394642A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩチップボンディング方法、特に印刷フィ
ルムを利用したＬＳＩチップボンディング方法に関する
。
〔従来の技術〕
従来、この種のＬＳＩチップボンディング方法は良く知
られているように、第２図に示すようにボンディングワ
イヤ２０の一端をフィルム１上のＬＳＩチップ３のパッ
ドへ、他端をフィルム１の外周に位置するＬＳＩパッケ
ージのステッチ４へそれぞれ接続することにより行って
いる。
〔発明が解決しようとする問題点〕
上述した従来のボンディング方法は対向するパッドとス
テッチの位置がずれるのに従いボンディングワイヤの布
敷角度が鋭角となって、隣接するステッチと接触する危
険が生じるため、ＬＳＩ設計時のパッド位置決定に制約
が大きくなり、最適レイアウト設計ができ雉いという欠
点がある。
本発明の目的は隣接のステッチとボンディングワイヤと
の接触を回避するＬＳＩチップボンディング方法を提供
することにある。
〔問題点を解決するための手段〕
本発明はＬＳＩチップよりも大きな面積を有するフィル
ムと、該フィルム上に印刷され、ＬＳＩチップのパッド
に対応する中央位置からＬＳＩパッケージのステッチに
対応する外周位置に向けて放射状に延びる導電性パター
ンと、該フィルムの前記パターンを形成した面に付与し
た粘着手段とを有し、前記パターンのＬＳＩパッド位置
に対応する部分をＬＳＩチップのパッドに、その外周部
をＬＳＩパッケージのステッチに前記パターンによりそ
れぞれ電気的に接続し、該フィルムに粘着手段によりＬ
ＳＩパッケージのステッチを機械的に固定することを特
徴とするＬＳＩチップボンディング方法である。
〔実施例〕
次に本発明の一実施例について図面を参照して説明する
。
第１図は本発明の一実施例である。第１図において、フ
ィルム１の裏面には、ＬＳＩチップ３のパッドに対応す
る中央位置からＬＳＩパッケージのステッチ４に対応す
る外周位置に向けて印刷パターン２が放射状に印刷され
ている。ＬＳＩチップ３のパッド位置にはパッド用ラン
ド２Ａが、ＬＳＩパッケージのステッチ４の位置にはス
テッチ用ランド２Ｂがそれぞれ印刷パターン２上に設け
である。印刷パターン２は隣接するステッチ４との接触
を避けるため、ステッチ用ランド２Ｂからステッチ４と
平行に引出される。一方、フィルム１の裏面にはＬＳＩ
パッケージのステッチ４を貼着する粘着手段５が各ステ
ッチ４に対応して塗布されている。
実施例において、パッド用ランド２Ａはフィルム１上か
ら超音波による圧力が加えられ、各パッド用ランド２人
はＬＳＩチップ３のパッドと電気的に接続される。
一方スチッチ用ランド２Ｂはフィルム１の裏面に付与さ
れた粘着手段５によりステッチ４と密着し、電気的に接
続される。
〔発明の効果〕
以上説明したように本発明はフィルム上に印刷されたパ
ターン形状を適当に設計することにより、従来では制約
を受ける位置関係にあるＬＳＩチップのパッドとＬＳＩ
パッケージのステッチとの組合せであっても、隣接する
ステッチとショートするととなく、ＬＳＩチップのパッ
ドとＬＳＩパッケージのステッチとの間を接続できる効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す実装図、第２図は従来
のボンディングワイヤによる実′！ｉＡ図である。

Claims (1)

    【特許請求の範囲】
  1. （１）ＬＳＩチップよりも大きな面積を有するフィルム
    と、該フィルム上に印刷され、ＬＳＩチップのパッドに
    対応する中央位置からＬＳＩパッケージのステッチに対
    応する外周位置に向けて放射状に延びる導電性パターン
    と、該フィルムの前記パターンを形成した面に付与した
    粘着手段とを有し、前記パターンのＬＳＩパッド位置に
    対応する部分をＬＳＩチップのパッドに、その外周部を
    ＬＳＩパッケージのステッチに前記パターンによりそれ
    ぞれ電気的に接続し、該フィルムに粘着手段によりＬＳ
    Ｉパッケージのステッチを機械的に固定することを特徴
    とするＬＳＩチップボンディング方法。
JP23999286A 1986-10-08 1986-10-08 Ｌｓｉチツプボンデイング方法 Pending JPS6394642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23999286A JPS6394642A (ja) 1986-10-08 1986-10-08 Ｌｓｉチツプボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23999286A JPS6394642A (ja) 1986-10-08 1986-10-08 Ｌｓｉチツプボンデイング方法

Publications (1)

Publication Number Publication Date
JPS6394642A true JPS6394642A (ja) 1988-04-25

Family

ID=17052861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23999286A Pending JPS6394642A (ja) 1986-10-08 1986-10-08 Ｌｓｉチツプボンデイング方法

Country Status (1)

Country Link
JP (1) JPS6394642A (ja)

Similar Documents

Publication Publication Date Title
JPH0650761B2 (ja) 半導体装置
JPS6394642A (ja) Ｌｓｉチツプボンデイング方法
JPH0455334B2 (ja)
JPH03116860A (ja) 半導体装置
JPS6394643A (ja) Ｌｓｉチツプ実装方法
JPH05183055A (ja) 半導体装置
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
JP2842592B2 (ja) 半導体集積回路装置
JPH02295144A (ja) 集積回路
JP2674184B2 (ja) 表面実装プリント配線板
JPH11307684A (ja) 半導体パッケージ
JPH03149869A (ja) 半導体集積回路
JPH04288844A (ja) 半導体集積回路装置
JP2699949B2 (ja) 半導体装置
JP3184384B2 (ja) 半導体装置
TWI251452B (en) Flexible circuit board and package structure
JPH03219664A (ja) 薄膜配線基板
JPH0119419Y2 (ja)
JPH01196138A (ja) マスタスライス集積回路
JPH03141666A (ja) 混成集積回路
JPH04372161A (ja) 半導体装置
JPH01248533A (ja) 半導体集積回路
JPS6352465A (ja) 半導体集積回路装置
JPS582055A (ja) 論理パツケ−ジの改造方法
JPH0631157U (ja) Ｌｓｉリードフレーム