JPS639236Y2 - - Google Patents
Info
- Publication number
- JPS639236Y2 JPS639236Y2 JP1979135891U JP13589179U JPS639236Y2 JP S639236 Y2 JPS639236 Y2 JP S639236Y2 JP 1979135891 U JP1979135891 U JP 1979135891U JP 13589179 U JP13589179 U JP 13589179U JP S639236 Y2 JPS639236 Y2 JP S639236Y2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- signal
- circuit
- power switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は回路装置おける電源切換回路に関し特
に複数の信号ソースの１つを電源切換操作により
選択して出力するよう構成された回路装置の電源
切換回路に関する。
に複数の信号ソースの１つを電源切換操作により
選択して出力するよう構成された回路装置の電源
切換回路に関する。
音響機器においては例えば信号受信用のチユー
ナ装置と、テープ再生用のテープデツキと、これ
らチユーナやデツキからの信号出力を増巾する両
者に共通なメインアンプとを個別に有して、これ
らチユーナやデツキ等の信号ソースへの電源供給
を択一的に切換えてソース出力のメインアンプへ
の印加を択一的に制御するようにした装置があ
る。かゝる装置においては操作スイツチをできる
だけ少くして使用上の便宜を図ると共に、信頼度
の向上及び機器の小型を図るべく、各信号ソース
に電源スイツチを設けておき、これらスイツチの
オンオフによりメインアンプの電源供給を制御す
るいわゆるリモコン方式としてメインアンプの電
源スイツチを省略している。更には、各ソースの
電源スイツチをメインアンプ入力信号選択のため
のスイツチに併用して信号切換スイツチをも省略
している。
ナ装置と、テープ再生用のテープデツキと、これ
らチユーナやデツキからの信号出力を増巾する両
者に共通なメインアンプとを個別に有して、これ
らチユーナやデツキ等の信号ソースへの電源供給
を択一的に切換えてソース出力のメインアンプへ
の印加を択一的に制御するようにした装置があ
る。かゝる装置においては操作スイツチをできる
だけ少くして使用上の便宜を図ると共に、信頼度
の向上及び機器の小型を図るべく、各信号ソース
に電源スイツチを設けておき、これらスイツチの
オンオフによりメインアンプの電源供給を制御す
るいわゆるリモコン方式としてメインアンプの電
源スイツチを省略している。更には、各ソースの
電源スイツチをメインアンプ入力信号選択のため
のスイツチに併用して信号切換スイツチをも省略
している。
かゝる回路装置においては、１つの信号ソース
の電源スイツチを投入したまゝで、他の信号ソー
スの電源スイツチを投入すると両ソース共に活性
状態となつてメインアンプへ両ソース出力が印加
されて不都合となる。
の電源スイツチを投入したまゝで、他の信号ソー
スの電源スイツチを投入すると両ソース共に活性
状態となつてメインアンプへ両ソース出力が印加
されて不都合となる。
従つて、本考案の目的は２つの信号ソースの電
源スイツチが共にオンとなつたときには１つの信
号ソースのみに優先的に電源が印加されるように
して両ソースの出力が共にメインアンプへ印加さ
れることを防止した電源切換回路を提供すること
である。
源スイツチが共にオンとなつたときには１つの信
号ソースのみに優先的に電源が印加されるように
して両ソースの出力が共にメインアンプへ印加さ
れることを防止した電源切換回路を提供すること
である。
本考案の電源切換回路は、第１及び第２の信号
発生手段（ソース）への電源供給を択一的に切換
えることによつてソース出力の増巾手段への印加
が択一的に制御されるようにした回路装置におけ
る電源切換回路を対象とするものであり、その特
徴とするところは第１の信号発生手段の電源スイ
ツチを回路電源の出力ラインに直接接続し、第２
の信号発生手段の電源スイツチと回路電源出力ラ
インとの間にスイツチング素子を設けてこのスイ
ツチング素子を第２の信号発生手段の電源スイツ
チの投入によつて導通するようにしてこの導通時
のスイツチング素子と投入状態の電源スイツチと
を介して第２の信号発生手段へ電源を印加するよ
うにし、第１の信号発生手段の電源スイツチの投
入によつてスイツチング素子を非導通に制御する
と共に、第１及び第２の信号発生手段に共通の増
巾手段への電源供給をリモコン方式とし、両電源
スイツチの投入によつて導通する電源供給用スイ
ツチング手段を設けて当該スイツチング手段によ
り増巾手段へ電源を供給するようにしたことであ
る。
発生手段（ソース）への電源供給を択一的に切換
えることによつてソース出力の増巾手段への印加
が択一的に制御されるようにした回路装置におけ
る電源切換回路を対象とするものであり、その特
徴とするところは第１の信号発生手段の電源スイ
ツチを回路電源の出力ラインに直接接続し、第２
の信号発生手段の電源スイツチと回路電源出力ラ
インとの間にスイツチング素子を設けてこのスイ
ツチング素子を第２の信号発生手段の電源スイツ
チの投入によつて導通するようにしてこの導通時
のスイツチング素子と投入状態の電源スイツチと
を介して第２の信号発生手段へ電源を印加するよ
うにし、第１の信号発生手段の電源スイツチの投
入によつてスイツチング素子を非導通に制御する
と共に、第１及び第２の信号発生手段に共通の増
巾手段への電源供給をリモコン方式とし、両電源
スイツチの投入によつて導通する電源供給用スイ
ツチング手段を設けて当該スイツチング手段によ
り増巾手段へ電源を供給するようにしたことであ
る。
以下図面に基づき本考案を説明する。
図は本考案の一実施例を示す図であり、増巾手
段としてのメインアンプ１への電源供給を各信号
ソースであるテープデツキ２及びチユーナ３の電
源スイツチS1及びS2によつてそれぞれ制御しうる
いわゆるリモコン方式とした場合の例である。
段としてのメインアンプ１への電源供給を各信号
ソースであるテープデツキ２及びチユーナ３の電
源スイツチS1及びS2によつてそれぞれ制御しうる
いわゆるリモコン方式とした場合の例である。
レギユレータ等（図示せず）からの回路電源出
力＋Ｂはメインアンプ１に一度印加されてチヨー
クコイルL1及びコンデンサC1により更に平滑化
されて、電源供給のための制御回路４へ印加され
る。当該電源ラインはそのまゝチユーナ３の電源
スイツチS2へ直結されてチユーナの実効負荷R1
へ電源を供給する。また電源ラインは制御回路４
内におけるスイツチング素子としてのPNPトラ
ンジスタQ1のエミツタ・コレクタを介してデツ
キ２の電源スイツチS1へ接続される。従つてこの
スイツチング素子と電源スイツチS1によつてデツ
キの実効負荷R2へ電源が供給される。スイツチ
ング素子であるトランジスタQ1のベースと接地
間にはダイオードD1と抵抗R3の直列接続回路が
図の如く設けられている。
力＋Ｂはメインアンプ１に一度印加されてチヨー
クコイルL1及びコンデンサC1により更に平滑化
されて、電源供給のための制御回路４へ印加され
る。当該電源ラインはそのまゝチユーナ３の電源
スイツチS2へ直結されてチユーナの実効負荷R1
へ電源を供給する。また電源ラインは制御回路４
内におけるスイツチング素子としてのPNPトラ
ンジスタQ1のエミツタ・コレクタを介してデツ
キ２の電源スイツチS1へ接続される。従つてこの
スイツチング素子と電源スイツチS1によつてデツ
キの実効負荷R2へ電源が供給される。スイツチ
ング素子であるトランジスタQ1のベースと接地
間にはダイオードD1と抵抗R3の直列接続回路が
図の如く設けられている。
デツキ２及びチユーナ３の各電源ラインからそ
れぞれ信号切換回路５の切換制御端子へ電源電圧
が印加されて制御信号として用いられており、ま
た同様に各電源ラインがそれぞれダイオードD2
及びD3を介してNPNトランジスタQ2及びPNPト
ランジスタQ3、抵抗R4〜R6より成る電源供給用
スイツチング回路６へ接続されもつて当該スイツ
チング回路６を制御している。このスイツチング
回路６によつてメインアンプ１内の左右チヤンネ
ル用アンプ７，８への電源供給をなすと共に、信
号切換回路５の動作電源をも供給している。
れぞれ信号切換回路５の切換制御端子へ電源電圧
が印加されて制御信号として用いられており、ま
た同様に各電源ラインがそれぞれダイオードD2
及びD3を介してNPNトランジスタQ2及びPNPト
ランジスタQ3、抵抗R4〜R6より成る電源供給用
スイツチング回路６へ接続されもつて当該スイツ
チング回路６を制御している。このスイツチング
回路６によつてメインアンプ１内の左右チヤンネ
ル用アンプ７，８への電源供給をなすと共に、信
号切換回路５の動作電源をも供給している。
更にチユーナ３の電源ラインはダイオードD4
を介してトランジスタQ1のベースにおけるダイ
オードD1と抵抗R3との直列接続点へ接続されて
いる。そして、デツキ及びチユーナの左右チヤン
ネル信号が信号切換回路５に入力されて択一的に
選択後メインアンプ１のチヤンネルアンプ７及び
８へ印加されるものである。
を介してトランジスタQ1のベースにおけるダイ
オードD1と抵抗R3との直列接続点へ接続されて
いる。そして、デツキ及びチユーナの左右チヤン
ネル信号が信号切換回路５に入力されて択一的に
選択後メインアンプ１のチヤンネルアンプ７及び
８へ印加されるものである。
かゝる構成において、先ずデツキ２を選択すべ
く電源スイツチS1が投入されると、制御回路４の
スイツチングトランジスタQ1に電流が流れるか
ら、このトランジスタとスイツチS1を介してデツ
キ２へ電流が供給されると同時に信号切換回路５
へデツキ２から制御信号が印加されてデツキの信
号出力が選択される状態になる。更にダイオード
D2を介して正電源がスイツチング回路６のトラ
ンジスタQ2のベースへ印加されて、トランジス
タQ2及びQ3が導通してメインアンプ１へ電源が
供給されると共に信号切換回路５へも動作電源が
供給され、もつてデツキの信号出力が選択された
ことになる。
く電源スイツチS1が投入されると、制御回路４の
スイツチングトランジスタQ1に電流が流れるか
ら、このトランジスタとスイツチS1を介してデツ
キ２へ電流が供給されると同時に信号切換回路５
へデツキ２から制御信号が印加されてデツキの信
号出力が選択される状態になる。更にダイオード
D2を介して正電源がスイツチング回路６のトラ
ンジスタQ2のベースへ印加されて、トランジス
タQ2及びQ3が導通してメインアンプ１へ電源が
供給されると共に信号切換回路５へも動作電源が
供給され、もつてデツキの信号出力が選択された
ことになる。
この状態において、チユーナ３を選択すべく電
源スイツチS2を投入するとチユーナ３へ電源供給
がなされると共にダイオードD4がトランジスタ
Q1のエミツタとダイオードD1との間に並列に挿
入されることになつてトランジスタQ1がオン状
態からオフ状態へ切換わることになる。従つて、
デツキ２内の電源スイツチS1が投入されていても
電源印加は阻止されるからデツキ２は非活性化さ
れると共に信号切換回路５はデツキの信号出力か
らチユーナの信号出力へと切換え動作を行う。そ
してダイオードD3を介して正電源がスイツチン
グ回路６へ印加されるから、このスイツチング回
路６によつてメインアンプへ電源が印加されかつ
信号切換回路５へも電源供給される。よつてチユ
ーナ出力がデツキ出力に優先して選択されること
になる。
源スイツチS2を投入するとチユーナ３へ電源供給
がなされると共にダイオードD4がトランジスタ
Q1のエミツタとダイオードD1との間に並列に挿
入されることになつてトランジスタQ1がオン状
態からオフ状態へ切換わることになる。従つて、
デツキ２内の電源スイツチS1が投入されていても
電源印加は阻止されるからデツキ２は非活性化さ
れると共に信号切換回路５はデツキの信号出力か
らチユーナの信号出力へと切換え動作を行う。そ
してダイオードD3を介して正電源がスイツチン
グ回路６へ印加されるから、このスイツチング回
路６によつてメインアンプへ電源が印加されかつ
信号切換回路５へも電源供給される。よつてチユ
ーナ出力がデツキ出力に優先して選択されること
になる。
尚、デツキ２内のスイツチS1が開の場合にチユ
ーナ３内のスイツチS2によりチユーナが選択され
ることは明白である。
ーナ３内のスイツチS2によりチユーナが選択され
ることは明白である。
上記においては、チユーナを優先としたがデツ
キを優先とするようにしてもよいことは勿論であ
り、また図示の回路構成に限定されるものでもな
いことは明白である。更には信号源をチユーナや
ソースとしたがこれに限定されることなく、種々
のソースを用いても良いものである。
キを優先とするようにしてもよいことは勿論であ
り、また図示の回路構成に限定されるものでもな
いことは明白である。更には信号源をチユーナや
ソースとしたがこれに限定されることなく、種々
のソースを用いても良いものである。
本考案によればスイツチ数の削減をなしつつソ
ース選択が効率良くなされ所望のソースに優先度
をもたせることができるから、使用上極めて有用
な装置となりうる。また、スイツチング回路とし
て電子スイツチを用いて簡単に構成できるから小
型でかつ高信頼性の装置とすることができる。
ース選択が効率良くなされ所望のソースに優先度
をもたせることができるから、使用上極めて有用
な装置となりうる。また、スイツチング回路とし
て電子スイツチを用いて簡単に構成できるから小
型でかつ高信頼性の装置とすることができる。
図は本考案の実施例を示す回路図である。
１……メインアンプ、２……テープデツキ、３
……チユーナ、４……制御回路、５……信号切換
回路、６……スイツチング回路、S1，S2……電源
スイツチ。
……チユーナ、４……制御回路、５……信号切換
回路、６……スイツチング回路、S1，S2……電源
スイツチ。
Claims (1)
- 第１及び第２の信号発生手段と、これら信号発
生手段の各信号出力を増巾する共通の増巾手段と
を有しこれら信号発生手段への電源供給を択一的
に切換えることによつて前記信号出力の増巾手段
への印加が択一的に制御されるようにした回路装
置の電源切換回路であつて、回路電源の出力ライ
ンに直接接続されて前記第１の信号発生手段への
電源供給の制御をなす第１の電源スイツチと、前
記第２の信号発生手段への電源供給の制御をなす
第２の電源スイツチと、前記回路電源の出力ライ
ンと前記第２の電源スイツチとの間に設けられこ
の第２の電源スイツチの投入により導通してこの
第２の電源スイツチを介して前記第２の信号発生
手段へ電源を供給するスイツチング素子と、前記
第１の電源スイツチの投入により前記スイツチン
グ素子を非導通に制御する制御手段と、前記第１
の電源スイツチ及び前記第２の電源スイツチの投
入により前記増巾手段へ電源を供給するスイツチ
ング手段とを含む電源切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979135891U JPS639236Y2 (ja) | 1979-10-01 | 1979-10-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979135891U JPS639236Y2 (ja) | 1979-10-01 | 1979-10-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5654853U JPS5654853U (ja) | 1981-05-13 |
| JPS639236Y2 true JPS639236Y2 (ja) | 1988-03-18 |
Family
ID=29367425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979135891U Expired JPS639236Y2 (ja) | 1979-10-01 | 1979-10-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639236Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933135U (ja) * | 1972-06-28 | 1974-03-23 |
-
1979
- 1979-10-01 JP JP1979135891U patent/JPS639236Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933135U (ja) * | 1972-06-28 | 1974-03-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5654853U (ja) | 1981-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596957A (en) | Amplifier system switchable between two amplifying operations | |
| JPS6034094Y2 (ja) | ミユ−テイング回路 | |
| US4961006A (en) | Inductively loaded switching transistor circuit | |
| US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
| JPH0546571B2 (ja) | ||
| JPS639236Y2 (ja) | ||
| US5157347A (en) | Switching bridge amplifier | |
| JPH04229705A (ja) | 電流増幅装置 | |
| JPH0339929Y2 (ja) | ||
| JPS6121881Y2 (ja) | ||
| JPS6235184Y2 (ja) | ||
| JPH0122366Y2 (ja) | ||
| JPH0416243Y2 (ja) | ||
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JP3092126B2 (ja) | 電源切換回路 | |
| JPH029373Y2 (ja) | ||
| JPH0542482Y2 (ja) | ||
| JPH075697Y2 (ja) | 自動レベル制御機能付低音増強回路 | |
| JPS6137049Y2 (ja) | ||
| JPH0336100Y2 (ja) | ||
| JPH06225529A (ja) | スイッチング電源装置 | |
| JPS6341669Y2 (ja) | ||
| JPS6141359Y2 (ja) | ||
| JPH0528838Y2 (ja) | ||
| JPS6241482Y2 (ja) |