JPS6386594A

JPS6386594A - 半導体発光素子の製造方法

Info

Publication number: JPS6386594A
Application number: JP61231852A
Authority: JP
Inventors: Junichi Kinoshita; 順一木下; Motoyasu Morinaga; 森永　素安
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1988-04-16
Anticipated expiration: 2010-11-13
Also published as: JPH07105556B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の１“１的］（産業上の利用分野）本発明は、屈折率導波型のキ１（導体レーザ或いはダブ
ルヘテロ接合型の発光ダイオード等の半導体発光素子に
係わり、特に活性層の周囲をそれよりも禁制帯幅の大き
い半導体層で囲まれた半導体発光素子及びその製造方法
に関する。

（従来の技術）近年、ダブルヘテロ構造を用いた各種の半導体発光素子
が開発されているが、この種の半導体発光素子では次の
■〜■の条件を満たすことが重要となる。

■　発光効率を」二げるために、極めて小さい値に制御
された発光領域のみ効率的に電流を狭窄集中させること
。

■　コンタクト抵抗を小さくするために、電極を広い領
域に亙って形成すること。

■　光通信用の発光素子のように高速変調を行うことを
要求される場合は、その接合容量を小さくするため、ｐ
−ｎ接合の形成されている部分の面積を極力小さくする
こと。

光通信用の半導体発光素子の中で上記３つの条件を比較
的満足している例として、マス・トランスポート法（Ｍ
Ｔ法）を利用したメサ・レーザがあり、ＧａＩｎＡｓＰ
／ｌｎＰ系の半導体レーザに応用されている（例えば、
Ｙ、ＨｉｒａｙａＩＩｌａ　ａｔ　ａｔ。

Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　ａｎｄ　ｒａｐｉｄ
　ｍａｓｓ　ｔｒａｎｓｐｏｒｔｉｃｃｈｎｊｑｕｃ　
ｒｏｒ　ＧａＩｎＡｓＰ／ｌｎＰ　ＤＦＢ　１ａｓｅｒ
ｓ、　Ｉｎ５ｔ。

Ｐｈｙｓ、　Ｃｏｎｆ、Ｓａｒ、　Ｎｏ、７９：　Ｃ１
＋ａｐｔ　３　Ｐａｐｅｒ　ｐｒｅｓｅｎｔｅｄ　　ａ
ｔ　　Ｉｎｔ、　　Ｓｙｍｐ、　　ＧａＡｓ　　ａｎｄ
　　Ｒｅ１ａｔｅｄ　　ＣｏｍｐｏｕｎｄｓＫａｒｕｌ
ｚａｖａ、　Ｊａｐａｎ、　１９８５　ｐ、Ｉ７５．１
ｇ［ｉ　　）　ｏ　この半導体レーザをＭＴレーザと呼
び、以下図面を参照しながら製造方法と特徴を説明する
。

第３図は従来のＭＴレーザの製造ＩＩ−程を示す断面図
である。まず、第３図（ａ）に示す如く、ｎ型の（１０
０）ＩｎＰ基板３０上に厚さ約３［μ〃ｌ］のｎ−Ｉｎ
Ｐバッファ層３］、、　　１．３［μ７７Ｚコ帯の発光
を可能にする組成の厚さ　０，１［μｍ］のアンドープ
ＧａＩｎＡｓＰ活性層３２．厚さ　１．．５［ｐ］のｐ
−１ｎＰクラッド層３５及び良好なオーミックコンタク
トを可能とするための１．．１５［μ７７Ｚ］帯の厚さ
　ｏ、８［μ７７Ｌコのｐ”−Ｇａ　Ｉ　ｎＡｓ　Ｐキ
ャップ層３６を順次結晶成長させる。

次いで、第３図（ｂ）に示す如く、マスク合わせが比較
的容易なサイズである１５（μ７７Ｌ’１幅のメサスト
ライプ状に活性層３２が露出するまでエツチングメサ３
４を形成する。このとき、ｐ−ＩｎＰ層３５の除去に塩
酸を用いると、その選択性により活性層３２で自動的に
エツチングを止めることがｎＪ能である。

次いで、第３図（Ｃ）に示す如く、硫酸十過酸化水素水
（４：１；１）よりなるエッチャントで活性層３２が約
１［μ７７２］の幅になるまでエツチングを行う。この
とき、ＩｎＰは殆どエツチングされず、四元混晶である
ＧａＩｎＡｓＰのみがエツチングされる。キャップ層３
６もエツチングされるが、組成の違いにより活性層３２
の］／３稈度しかエツチングされない。また、安定な基
本横モード発振と低い発振しきい値組流を得るためには
、活性層３２の幅は１１μｍ１前後に精密に制御しなけ
ればならない。

次いで、第３図（ｄ）に示す如く、構モードの光のしみ
出しと十分な機械的強度を考えて、活性層３２のエツチ
ングされた深い括れの間隙をＩｎＰ層で埋込んで、所謂
埋込みへテロ（ＢＨ）構造とする。ＭＴレーザでは、こ
の埋込み成長にＭＴ法を用いる。即ち、高温（６７０℃
）で高いＰ圧を加えると括れた部分に優先的にＩｎＰが
成長する現象を利用している。なお、Ｉｎ（、ｊ？３を
助剤として用いると、より低温で素早い成長が可能であ
る。

この構造上に絶縁膜として５ｉ０２膜３８を堆積させ、
コンタクト部に窓を開け、その後Ａｕ−Ｚｎ３７をｐ電
極としてリフトオフにより設け、アロイングをした後、
Ａｕ−Ｃｒ３９を蒸ｊ１する。

さらに、基板側にｎ電極４０を形成することにより、Ｍ
Ｔレーザが完成することになる。

この構造は、活性層３２のＧａＩｎＡｓＰと埋＝　９− 込み部のＩｎＰとのビルト・イン・ポテンシャルの差で
電流を活性層３２に集中させることが可能であり、接合
は比較的面積の小さいメサ部のみに限定されるため、接
合容量も小さく、高速応答に有利である。また、電極３
７も１０［μｍＩＬ］程度の幅に形成可能である。

しかしながら、この種のＭＴレーザにあっては活性層幅
の制御性に問題があった。即ち、第３図の例では幅１５
［μｍ］の両端から活性層幅が１Ｅμｍ］程度になるま
で選択エツチングを施す訳であるが、ウェハ内での歩留
りは悪く、活性層幅１　［μｍ］を狙うとウェハ内では
メサ部の活性層が全てエツチングされることもあった。

また、この点からもメサ幅を１５［μ′ＩＩ１．］以上
とすることはできず、オーミック電極部の面積もマスク
合わせのマージンも考えて約１０［μｍ］以下となり、
十分にコンタクト抵抗を下げるには限界があった。

さらに、埋込み部のＩｎＰ接合の面積もメサ部の幅に規
定され、それよりも狭くすることは困難であった。

＝　１０− なお、ＭＴ工玉梓時間を制御することにより埋込み部の
面積を調整することも１１■能であるか、その制御性は
極めて悪いものである。このため、埋込みＩｎＰ接合部
の幅を横モー　ドの光のしみ出しをｉ′ｌシつつ狭くシ
接合容瓜を小さくする等の最適化ができず、より高性能
化には大きな壁が（ｊ　（Ｆ　Ｌでいた。また、埋込み
接合部のキャリア濃度は接合容量を小さくすることと、
接合部の立−１−かり電Ｆｌ：を大きく【、て電流リー
クを減らし高出力化する観点から最適化する必要かある
。しかし、現／１のＭ　Ｔ法ではキャリアａ度の制御か
行われていないため、接合部の４疫か規定できす、この
点からし設計」二大きな問題となっていた。

（発明が解決しようとする問題点）このように従来、活性層の幅を制御性良く設定すること
は困難であり、これか埋込み型の゛１−導体発光素子の
高性能化を妨げる大きな要因となっていた。さらに、埋
込み部の面積を小さくするとコンタクト面積が小さくな
りコンタクト抵抗か大きくなり、またコンタクト面積を
大きくすると埋込み部の面積が大きくなり接合部ｈ１か
大きくなり、さらに活性層の幅の制御か難しいと云う問
題かあった。

本発明は上記事情を考慮してなされたもので、その１−
１的とするところは、活性層の幅を制御性良く調整する
ことができ、■つ埋込み部の接合面積及びキャリア濃度
等を最適化することかでき、Ｆｌつコンタクト抵抗を小
さくすることかでき、高速亀変調が可能で高性能の半導
体発光素子を提供することにある。

また、本発明の他の目的は、上記高速１文変調かｉ１■
能で高性能の半導体発光素子の製造方法を１！ｌ供する
ことにある。

１発明の）Ｍ成］（問題点を解決するための手段）本発明の骨子は、活性層の幅を規定するために、従来の
横方向からのエツチングの代りに、レジスト及びマスク
合わせ工程を用いることにある。

具体的には、活性層１．に薄い保、ｔψ層を介在してい
るだけの段階で、活性層を所望の幅に選択エッチ＝　１
２− ングする。或いは、活性層を形成する前段階として、半
導体層若しくは基板１に凹凸を設けておき、凹部内のみ
に活性層を形成する。また、オー　ミックコンタクト部
を十分大きくしたままて埋込み部の接合面積を小さくす
るために、活性層の横り′向からのエツチングを利用し
ている。

即ち本発明は、発光に寄与する活性領域かそれよりも禁
制帯幅か大きく、Ｈつ１下で逆の導電型を資する２種類
の半導体層で挟まれたダブルヘテロ構造の半導体発光索
ｒにおいて、前記活性領域の両側近傍？’；　Ｌ、、　
＜は周囲を前記２種類の１１導体層の少なくとも一方に
より埋込み、前記２　ｆｉ［ｉ　Ｗｉの半導体層からな
る埋込み部分の接合部を前記２種類の゛１′−導体層の
内側に形成し、−１，２接合部の外側には前記２種類の
半導体層に挟まれた絶縁領域を形成し、目つこの絶縁領
域を前記活性領域と同一・１′−面トに前記活性領域の
層厚と一致するＩ’ｉｌさで形成するようにしたちので
ある。

また本発明は、１−記構造の゛ｌ′導体発光素子の製造
Ｊｊ法において、第１導電型の第１の半導体層１゜にそ
れよりも禁制帯幅の小さい第２の半導体からなる活性領
域及びこの活性領域よりも禁制帯幅の大きい第２導電型
の第３の半導体保護層を連続して結晶成長し、次いで前
記活性領域の最終的に残す部分の両側近傍若しくは周囲
の所定の幅に亙って前記保護層及び活性領域を除去し、
次いで前記活性領域よりも大きな禁制帯幅を！する第２
導電型の第４の半導体層を全体を覆うように結晶成長し
、次いで前記活性領域の最終的に残す部分の真」−を含
み１１つ前記活性領域を除去し、た部分の外側の活性領
域の一部も包含する広さをａする電極形成領域を設け、
次いで前記電極形成領域の外側を前記外側に残された活
性領域に達する深さまでエツチング除去し、しかるのち
前記活性領域のうち外側に残された部分を活性領域のみ
を選択的にエツチングするエラチャンＩ・により除去す
るようにした方法である。

さらに、本発明に係わる他の製造方法と１．て、第１導
電型の第１の半導体層或いは半導体基板に所定の幅と所
定の高さのメサストライプを所定の間隔で平行に２本形
成し、次いでこの半導体よりも禁制帯幅の小さい第２の
半導体からなる活性領域をメサストライプ上を除いて結
晶成長し、さらに前記活性領域よりも禁制帯幅の大きい
第２導電型の第３の半導体層を全体を覆うように結晶成
長し、次いで前記メサストライプ２本の真上及びその外
側を含む広さを有する電極形成領域を設け、次いで前記
電極形成領域の外側を前記メサストライプの外側の前記
活性領域に達する深さまでエツチング除去し、しかるの
ち前記活性領域のうち前記メサストライプ２本によって
挟まれた部分以外を活性領域のみ選択的にエツチングす
るエンチャントにより除去するようにした方法である。

（作用）本発明によれば、活性領域外側の埋込み部の面積を正確
に制御でき、メサ幅により規定されるコンタクト幅は埋
込み幅より十分大きくできるため、低いコンタクト抵抗
と小さい浮遊接合部はを実現することができる。また、
埋込み接合部の面積とキャリア濃度は電流リークのパス
としてちり−り量が小さく、高出力にする観点からも最
適化がｉｉＪ能である。

また、本発明によれば、マスク合わせによって活性領域
及び埋込み部の幅を精密に規定できるため、ウェハ面内
での歩留りも極めて良好なものとすることができる。さ
らに、外側の活性領域の除去は埋込み部が横方向のエツ
チング阻止領域となるため、モニタしながら神経を使っ
て制御する必要もなく、十分な余裕を持って所望の構造
が実現できるものであり、極めて量産性に富むものであ
る。また、マス中トランスポート法のように狭い間隙に
結晶成長を行うのではなく、比較的小さくて緩やかな段
差と平坦な面よりなる結晶上に成長を行うため、界面で
の成長のムラ及び成長中のストレスも少なく、デバイス
の信頼性をも向上させることができる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図（ａ）〜（Ｑ）は本発明の一実施例に係わるＧａ
ＩｎＡｓＰ／ＩｎＰ系１く導体レーザの製造工程を示す
断面図である。まず、第１図（ａ）に示す如く、ｎ型（
１００）ＩｎＰ基板１０上に厚さ約３［μ７１′Ｌ］の
ｎ−１ｎＰバ・ソファ層（第１の１（６４体層）１１，
１．３［μｍ］帯の発光を可能とするための厚さ　０．
１［μｍ］のアンドープＧａＩｎＡｓＰ活性層（第２の
半導体層）１２及び厚さ　０．２Ｅμｍ］のｐ−１ｎＰ
活性層保護層（第３の半導体層）１３を上記順に結晶成
長する。

次いで、第１図（ｂ）に示す如く、最終的に残す活性層
１２の幅が１　［μｍｌ、埋込み用の溝部１４の幅が活
性層１２の両脇に２［μ７？ｌ］ずっとなるように、チ
ャネルエツチングを行った。ここで、活性層１２の幅は
安定な基本横モード発振が十分可能であるように選んだ
。また、埋込み部の幅は横モードの光のしみ出しが十分
行えることと、接合容量を小さくできるように最適化し
ている。

さらに、メサ部の括れ部分が合計５［μ７７１］　もあ
ると、ｐ側アップのマウントであれば機械的強度も十分
である。

次いで、第１図（ｃ）に示す如く、全面に厚さ１．５［
、ｃｚｍｌのｐ−ＩｎＰクラッド層（第４の半導体層）
１５及び厚さ　０．８［μ、ｍ］のｐ”ＧａＩｎＡｓＰ
キャップ層１６を成長層成６た。なお、本実施例では、
結晶成長に液相エピタキシャル成長（Ｌ　Ｐ　Ｅ）成長
法を用いており、最終的なキャップ層１６の表面は平坦
化されている。

次いで、第１図（ｄ）に示す如く、発光に寄与する活性
層１２の上に約２５［μｒｎコ幅のストライプ状にＡｕ
−Ｚｎ電極１７をリフトオフ法によって形成した。続い
て、この電極１７をアロイングした後、電極１７をマス
クとして両側の活性層１２が露出するまでエツチングを
行った。ｐ−ＩｎＰ層１５の除去の際にＨＣ）を用いれ
ば、その選択性によって活性層１２で正確にエツチング
が停止されることは前述の通りである。その後、硫酸十
過酸化水素士水（４：１．：１）溶液で、外側の活性層
１２のみを選択的に除去した。このエッチャントは、Ｉ
ｎＰには作用しない。従って、エツチングの横方向の進
行は自動的にＩｎＰ埋込み部で停止１され、極めて再現
性良く所望のメサ形状を得ることが可能であった。なお
、この場合、ＰＥＧａＩｎＡｓＰキャップ層１６は、ｌ
：モ性層に比し１９く、また組成比が異なるのでエツチ
ングは極めて少ない。

次いで、第１図（ｅ）に示す如く、絶縁膜として５１０
２膜１８を堆積させた後、メサ頂部に窓を開けた後に、
Ａｕ−Ｃｒ電極１９を全面に蒸イコ、シた。また、基板
ｌＯ側は約１００［μｍ］厚になるまで研磨したあと、
ｎ側電極としてＡｕ−Ｇｅ電極２０を形成する。これに
より、埋込み型の半導体レーザか完成することになる。

かくして形成された半導体レーザは、活性層１２の幅及
び埋込み部の幅を設計通りの・１法で再現性良く規定す
ることかできる。さらに、電極の幅は２５［μｒｎコ　
と十分に広い面積に亙ってオーミックコンタクトがとれ
、コンタクト抵抗を十分に小さくすることか可能である
。従って、活性層幅及び埋込み部幅の最適化をはかるこ
とができ、素子特性の向」−をはかることかできる。ま
た、活性層の幅を１Ｌ確に規定できることから、素子製
造歩留りの向１をはかることも可能である。さらに、埋
込み部の幅を狭くできるので、浮遊容はを小さくするこ
とかでき、応答特性を良くし高速変調可能とすることが
できる。また、ＭＴ法と異なり狭い間隙部への無理な結
晶成長を避け、プレーナに近い状態で結晶成長をｌｉｉ
えるので、ストレスもなくし信頼性向−トをはかり得る
−９の利点かある。

第２図　（ａ）〜（ｒ）は本発明の他の実施例を説明す
るだめの上程断面図である。なお、第１図と同一部分に
は同一符号を付して、その詳しい説明は省略する。

この実施例が先に説明した実施例と異なる点は、活性層
をエツチングする代りに、基板上１−の凹凸を利用して
活性層の幅を規定することにある。即ち本実施例では、
まず、第２図（ａ）に示す如く、ｎ型１ｎＰ括板１０上
に、幅２　［μｍコ、高さ１［μｍ］のメサ２４を間隔
１　［μｍ］で２不平行に形成する。その後、第２図（
１））に示す如く、厚さ０．５［μｍ］のｎ　−Ｉ　ｎ
　Ｐバッファ層１１及び厚さ　０．１［μｍ］のＧａＩ
ｎＡｓＰ活性層］２を、メサ−に部には成長しないよう
に結晶成長する。この状態で、２本のメサ２４間にその
間隔で１１１確に規定された活性層１２か形成されるこ
とになる。

次いて、第２図（Ｃ）に示す如く全面に厚さ　１．５Ｅ
ｕ　７７Ｚ］のｐ−ＩｎＰクラッド層（第３の゛１１導
体層）２５及び厚さ　０．８　ｒｔｔ　７７１］のｐ”
−ＧａｌｎＡｓＰキャップ層１６を結晶成長する。その
後、第２図（ｄ）に示す如く、発光に寄与する活性層１
２を含むように、約３５［μｍ７′Ｌ］幅てメサを形成
する。さらに、第２図（Ｃ）に示す如く先の実施例と同
様に、外側の活性層１２のみを硫酸十過酸化水素水十水
の溶液で選択的にエツチング除去する。

次いで、第２図（ｒ）に示す如く、メサ頂部に約２５［
μｍ］幅のＡｕ−Ｚｎ電極１７を熱管、リフトオフによ
って形成し、全面にＡｕ−Ｃｒ電極］９を蒸着する。そ
して、基板側を約１００［μｍ］厚さになるまで研磨し
た後、ｎ側電極としてＡ　Ｌｌ−Ｇｅ電極２０を形成す
ることによって、埋込み型レーザか完成することになる
。

かくして形成されたレーザは、活性層幅及び埋込み部幅
を設計寸法通りに制御でき、しかもコンタクト部の面積
を十分広くとることかできる。従って、先の実施例と同
様の効果が得られる。

なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記活性領域は必ずしも活性層のみで形
成されたものに限らず、ＧａＩｎＡｓＰ活性層とその上
下の少なくとも一方に形成されたＧａＩｎＡｓＰ活性層
とは異なる組成のＧａＩｎＡｓＰ導波層とからなるもの
であってもよい。さらに、材料はＧａＩｎＡｓＰ／Ｉｎ
Ｐ系に限るものではなく、Ａ、７７ＧａＡｓ／ＧａＡｓ
系等、他の半導体材料に適用することも可能である。

また、埋込み型の半導体レーザに限るものではなく、面
発光型ＬＥＤに適用することも可能である。

この場合、小さい発光径と広いコンタクト径を得ること
が可能であり、大幅な性能向−Ｌが期待できる。その他
、本発明の要旨を逸脱しない範囲で、種々変形して実施
することができる。

［発明の効果］Ｌ’、Ｊ　ｌ−詳述したように本発明によれば、ｌ、−
性領域の周囲の溝？τしくは凸部をマスク合わせて「Ｆ
確に規定することと、広いメサを形成した後に外側の活
性層の残りを選択的にエツチング除去することにより、
広いコンタクト幅と狭く精密に規定された埋込み部を自
己整合的に構成することか可能となる。このため、安定
な基本横モード発振、少ない電流のリーク、低い抵抗と
小さい接合容はを持つ高速皮調、高効率、高量力、低し
５きい値動作の口■能な半導体レーザを再現性良く製造
することかできる。また、横モード特性等のレーザ特釘
の観点を除けば面発光型ＬＥＤにも応用でき、一般に低
抵抗、高い電流集中度を実現した発光素子の製造が容易
になる。

【図面の簡単な説明】

第１図　（ａ）〜（ｅ）は本発明の一実施例に係わる半
導体レーザ製造工程を示す断面図、第２図（ａ）〜（「
）は本発明の他の実施例を説明するための上程断面図、
第３図（ａ）〜（ｄ）は従来の半導体レーザ製造工程を
示す断面図である。１０　・ｎ　−Ｉ　ｎ　Ｐ基板、１１．−＝　ｎ　−１
ｎ　Ｐバッファ層（第１の！１′、導体層）　、１２−
Ｇａ　ＩｎＡｓＰ活性層（第２の半導体層）、１３・・
・ｐ−■ｎＰ保護層（第３の半導体層）、１４・・凹部
、１５・・・ｐ　−１ｎ　Ｐクラッド層（第４の半導体
層）、１６・・・Ｉ）”　−Ｇａ　ＩｎＡｓＰコンタク
ト層、１７・・・ＡｕＺｎ電極、１８−８ｉ０２膜（絶
縁領域）、１９　・・Ａ　ｕ　−Ｃｒ電極、２０　・＝
　Ａ　ｕ−Ｇ　ｅ電極、２４・・・メサ部、２５・・・
ｐ−１ｎＰクラッド層（第３の゛；′導体層）。出願人代理人　弁理士　鈴江武彦第３＠

Claims

【特許請求の範囲】

（１）発光に寄与する活性領域がそれよりも禁制帯幅が
大きく、且つ上下で逆の導電型を有する２種類の半導体
層で挟まれたダブルヘテロ構造の半導体発光素子におい
て、前記活性領域の両側近傍若しくは周囲が前記２種類
の半導体層の少なくとも一方により埋込まれ、この埋込
まれた半導体層からなる埋込み部分の両側近傍若しくは
周囲に前記２種類の半導体層に挟まれた絶縁領域が形成
されていることを特徴とする半導体発光素子。
（２）前記活性領域はＩｎＰ基板上に格子整合されたＧ
ａＩｎＡｓＰ四元混晶からなり、これよりも禁制帯幅の
大きい２種類の半導体層はＩｎＰ結晶からなることを特
徴とする特許請求の範囲第１項記載の半導体発光素子。
（３）前記活性領域は、ＩｎＰ基板上に格子整合された
ＧａＩｎＡｓＰ活性層と、その上下の少なくとも一方に
形成されたＧａＩｎＡｓＰ活性層とは異なる組成のＧａ
ＩｎＡｓＰ導波層とからなるものであることを特徴とす
る特許請求の範囲第１項又は第２項記載の半導体発光素
子。
（４）前記活性領域の両側近傍若しくは周囲、及び前記
埋込み部分の両側近傍若しくは周囲は、前記２種類の半
導体層の積層方向と直交する方向に位置していることを
特徴とする特許請求の範囲第１項記載の半導体発光素子
。
（５）第１導電型の第１の半導体層上にそれよりも禁制
帯幅の小さい第２の半導体からなる活性領域を形成する
工程と、前記活性領域の最終的に残す部分の両側近傍若
しくは周囲において所定の幅に亙って前記保護層及び活
性領域を除去する工程と、前記活性領域よりも大きな禁
制帯幅を有する第２導電型の第３の半導体層を全体を覆
うように結晶成長する工程と、前記活性領域の最終的に
残す部分の真上を含み且つ前記活性領域を除去した部分
の外側の活性領域の一部も包含する領域を残す如く前記
活性領域に達する深さまでエッチング除去する工程と、
前記活性領域のうち外側に残された部分を活性領域のみ
を選択的にエッチングするエッチャントにより除去する
工程とを含むことを特徴とする半導体発光素子の製造方
法。
（６）前記活性領域を形成した後、この活性領域よりも
禁制体幅の大きい第２導電型の半導体保護層を連続して
結晶成長することを特徴とする特許請求の範囲第５項記
載の半導体発光素子の製造方法。
（７）前記活性領域の最終的に残す部分の真上を含み且
つ前記活性領域を除去した部分の外側の活性領域の一部
も包含する領域に、電極を形成することを特徴とする特
許請求の範囲第５項記載の半導体発光素子の製造方法。
（８）前記活性領域はＩｎＰ基板上に格子整合されたＧ
ａＩｎＡｓＰ四元混晶であり、これよりも禁制帯幅の大
きい半導体層はＩｎＰ結晶であることを特徴とする特許
請求の範囲第５項記載の半導体発光素子の製造方法。
（９）前記活性領域は、ＩｎＰ基板上に格子整合された
ＧａＩｎＡｓＰ活性層と、その上下の少なくも一方に形
成されたＧａＩｎＡｓＰ活性層とは異なる組成のＧａＩ
ｎＡｓＰ導波層とからなるものであることを特徴とする
特許請求の範囲第５項又は第８項記載の半導体発光素子
の製造方法。
（１０）前記第４の半導体層上に、オーミック性を良く
するためにＧａＩｎＡｓＰオーミックコンタクト層を形
成したことを特徴とする特許請求の範囲第８項又は第９
項記載の半導体発光素子の製造方法。
（１１）第１導電型の第１の半導体層或いは半導体基板
に所定の幅と所定の高さのメサストライプを所定の間隔
で平行に２本形成する工程と、この半導体よりも禁制帯
幅の小さい第２の半導体からなる活性領域をメサストラ
イプ上を除いて結晶成長し、さらに前記活性領域よりも
禁制帯幅の大きい第２導電型の第３の半導体層を全体を
覆うように結晶成長する工程と、前記メサストライプ２
本の真上及びその外側を含む広さを有する電極形成領域
を設ける工程と、前記電極形成領域の外側を前記メサス
トライプの外側の前記活性領域に達する深さまでエッチ
ング除去する工程と、前記活性領域のうち前記メサスト
ライプ２本によって挟まれた部分以外を活性領域のみ選
択的にエッチングするエッチャントにより除去する工程
とを含むことを特徴とする半導体発光素子の製造方法。
（１２）前記活性領域はＩｎＰ基板上に格子整合された
ＧａＩｎＡｓＰ四元混晶であり、これよりも禁制帯幅の
大きい半導体層はＩｎＰ結晶であることを特徴とする特
許請求の範囲第１１項記載の半導体発光素子の製造方法
。
（１３）前記活性領域は、ＩｎＰ基板上に格子整合され
たＧａＩｎＡｓＰ活性層と、その上下の少なくとも一方
に形成されたＧａＩｎＡｓＰ活性層とは異なる組成のＧ
ａＩｎＡｓＰ導波層とからなるものであることを特徴と
する特許請求の範囲第１１項又は第１２項記載の半導体
発光素子の製造方法。
（１４）前記第３の半導体層上に、オーミック性を良く
するためにＧａＩｎＡｓＰオーミックコンタクト層を形
成したことを特徴とする特許請求の範囲第１２項又は第
１３項記載の半導体発光素子の製造方法。