JPS6381860A - Tft装置 - Google Patents
Tft装置Info
- Publication number
- JPS6381860A JPS6381860A JP22743086A JP22743086A JPS6381860A JP S6381860 A JPS6381860 A JP S6381860A JP 22743086 A JP22743086 A JP 22743086A JP 22743086 A JP22743086 A JP 22743086A JP S6381860 A JPS6381860 A JP S6381860A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- drain current
- photo resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 229910004205 SiNX Inorganic materials 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000007864 aqueous solution Substances 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
検装置における光センサを駆動するための駆動装置に用
いて好適なTFT装置に係る。
いて好適なTFT装置に係る。
[従来技術]
従来、TFT装置としては次の技術が先行技術として提
案されている。
案されている。
すなわち、第4図に示すTFT装置(特願昭61−14
4990及び特願昭61−153281、以下この技術
を先行例という、なお、この技術は公知ではない)であ
る。
4990及び特願昭61−153281、以下この技術
を先行例という、なお、この技術は公知ではない)であ
る。
この技術は、本出願人によって提案されたものである。
第4図は本出願人によって既に提案されているTFT装
置の概略を説明するための基本構成図である。
置の概略を説明するための基本構成図である。
第4図において、透明又は不透明の絶縁基板1上には、
透明又は不透明の導電像がパターニングされてゲート電
極5が形成され、さらに、SiOxやSiNx等の絶縁
1136がスパッタリング法やグロー放電法等によって
形成されている。
透明又は不透明の導電像がパターニングされてゲート電
極5が形成され、さらに、SiOxやSiNx等の絶縁
1136がスパッタリング法やグロー放電法等によって
形成されている。
絶縁膜6上には、Cd5−3sやa−Si:H(水素化
アモルファスシリコン)等の半導体層2、ドーピング半
導体層3.3’、主電極4゜4′ (ここではドレイン
電極4及びソース電極4′とする。)が各々形成されて
いる。
アモルファスシリコン)等の半導体層2、ドーピング半
導体層3.3’、主電極4゜4′ (ここではドレイン
電極4及びソース電極4′とする。)が各々形成されて
いる。
[発明が解決しようとする問題点]
しかし、上記先行技術には次に述べるような問題点があ
る。
る。
すなわち、第4図に示すTFT装首においては、
■ゲート絶縁膜と半導体層との界面近傍に多量のトラッ
プが存在するため、ここに徐々にキャリアが捕獲される
。その結果、しきい値電圧Vlの移動が生じ、ドレイン
電流の経時変化がひき起こされるという問題点がある。
プが存在するため、ここに徐々にキャリアが捕獲される
。その結果、しきい値電圧Vlの移動が生じ、ドレイン
電流の経時変化がひき起こされるという問題点がある。
■界面の影響(イオン、やトラップ)を受けやすく、ま
た、界面近傍の半導体層の安定性・再現性が乏しい。
た、界面近傍の半導体層の安定性・再現性が乏しい。
[問題点を解決するための手段]
上記問題点は、絶縁基板と、該絶縁基板上に形成された
半導体層と、該半導体層上に形成された一対の相対向す
る主電極と、M!2縁膜を介して該半導体層に形成され
たゲート電極とを有するTFT装置において、第V族に
属する原Tの少なくとも1種が不純物としてドープされ
ている領域が、該半導体層の、該半導体層と該絶縁膜と
の界面近傍に形成されていることを特徴とするTFT装
置によって解決される。
半導体層と、該半導体層上に形成された一対の相対向す
る主電極と、M!2縁膜を介して該半導体層に形成され
たゲート電極とを有するTFT装置において、第V族に
属する原Tの少なくとも1種が不純物としてドープされ
ている領域が、該半導体層の、該半導体層と該絶縁膜と
の界面近傍に形成されていることを特徴とするTFT装
置によって解決される。
絶縁基板としては、たとえばガラス、セラミクス等を使
用すればよい、また、透明な絶縁基板を使用しても不透
明な絶縁基板を使用してもよい。
用すればよい、また、透明な絶縁基板を使用しても不透
明な絶縁基板を使用してもよい。
絶縁基板上に形成された半導体層の材料としては、水素
化アモルファスシリコが良好に実施される。また、Cd
5−5eや通常知られる半導体材料によっても同等の効
果を発揮しうろことは明白である。
化アモルファスシリコが良好に実施される。また、Cd
5−5eや通常知られる半導体材料によっても同等の効
果を発揮しうろことは明白である。
該半導体層上に対応して形成された一対の主電極と、該
半導体層と絶縁膜を介して形成されるゲート電極の位置
関係としては、第3図CD)に示す型、いわゆる下ゲー
トコプレナー型、上ゲートコプレナー型あるいは下ゲー
トスタガー型とすることができる。
半導体層と絶縁膜を介して形成されるゲート電極の位置
関係としては、第3図CD)に示す型、いわゆる下ゲー
トコプレナー型、上ゲートコプレナー型あるいは下ゲー
トスタガー型とすることができる。
第V症に属する原子としては、主としてV(b)に属す
る原子が用いられる。たとえば、N、P、As、Sb、
Biである。
る原子が用いられる。たとえば、N、P、As、Sb、
Biである。
また、これらの原子は1種でもよく、2種以上を併有し
てもよい。
てもよい。
不純物のドープ領域は、半導体層と絶縁膜との界面から
100OAまでとし、該領域における不純物濃度は、0
.1〜11000pPで、かつ、半導体層に不可避的に
混入するv (b)族に属する原子の不純物濃度より高
くすることが好ましい。
100OAまでとし、該領域における不純物濃度は、0
.1〜11000pPで、かつ、半導体層に不可避的に
混入するv (b)族に属する原子の不純物濃度より高
くすることが好ましい。
不純物は、ドープ領域に均一に分布せしめてもよいし、
不均一に分布せしめてもよい、半導体層と該絶縁基板と
の界面の濃度をOとし、この界面から一定の濃度勾配を
もたせてドープせしめてもよい。
不均一に分布せしめてもよい、半導体層と該絶縁基板と
の界面の濃度をOとし、この界面から一定の濃度勾配を
もたせてドープせしめてもよい。
また逆に、膜厚方向に傾斜を持たせ、ゲート絶縁膜近傍
の不純物濃度を多くし、絶縁膜から離れるに従って不純
物を下げた構成も考えられる。この構成では絶縁膜近傍
でのn型半導体のバンドはより急激に絶縁膜に向かって
深く曲げることができる。
の不純物濃度を多くし、絶縁膜から離れるに従って不純
物を下げた構成も考えられる。この構成では絶縁膜近傍
でのn型半導体のバンドはより急激に絶縁膜に向かって
深く曲げることができる。
なお、主電極には、An、Cr等の導電性の全屈を用い
ればよい。その形成手段も例えばスパッタ法等の常用手
段によればよい。
ればよい。その形成手段も例えばスパッタ法等の常用手
段によればよい。
また、不純物のドーピング手段としては、S i H4
ガスからのグロー放電分解法の場合、PH3、N2
、NH3、AsH3ガス等を混合してドープする等、通
常知られるもろもろの手段を用いることができる。
ガスからのグロー放電分解法の場合、PH3、N2
、NH3、AsH3ガス等を混合してドープする等、通
常知られるもろもろの手段を用いることができる。
[作用]
まず、ドーピングによってゲート絶縁膜の近傍をn型化
した場合の作用について図面を用いて説明する。
した場合の作用について図面を用いて説明する。
第1図はTFT装置における半導体層13のバンド状f
Ejを示すモデル図である。
Ejを示すモデル図である。
第1図(A)は、先行例の場合すなわち、半導体層13
に1層のみのa−3i’la導体層を用いた場合である
。
に1層のみのa−3i’la導体層を用いた場合である
。
半導体層13のゲート絶縁膜12近傍をドーピングによ
りn型化することにより第1図(B)に示すように、絶
縁膜12近傍の半導体層13のバンドは、絶縁膜12か
らある厚さのところをピークに絶縁膜12に近ずくにつ
れ下がっていく。
りn型化することにより第1図(B)に示すように、絶
縁膜12近傍の半導体層13のバンドは、絶縁膜12か
らある厚さのところをピークに絶縁膜12に近ずくにつ
れ下がっていく。
そして本発明においては、上記界面近傍の深いトラップ
は、半導体fi16のフェルミ準位の位置を適当に選ぶ
ことにより実効的に不活性化することができる。
は、半導体fi16のフェルミ準位の位置を適当に選ぶ
ことにより実効的に不活性化することができる。
以下により詳細に説明する。
ノンドープの場合(先行例の場合)においては、
第1図(a)(A)に示すように、ゲート絶縁膜12と
半導体層13の界面近傍のアクセプタ型のトラップ40
は、ゲート電極11へのバイアス電圧が零電圧(Vc=
O)のとき、フェルミ準位(EF )よりわずかに上位
のエネルギーレベルに位置する。
半導体層13の界面近傍のアクセプタ型のトラップ40
は、ゲート電極11へのバイアス電圧が零電圧(Vc=
O)のとき、フェルミ準位(EF )よりわずかに上位
のエネルギーレベルに位置する。
また、第1図(b)CB)に示すように、ゲート電極1
1へ正のバイアス電圧を印加(VG >O)すると、界
面近傍のトラップ40はフェルミ僧位の下位へ移動する
ため、上記トラップ40は、比較的緩慢に電子を捕獲し
、負に帯電する。
1へ正のバイアス電圧を印加(VG >O)すると、界
面近傍のトラップ40はフェルミ僧位の下位へ移動する
ため、上記トラップ40は、比較的緩慢に電子を捕獲し
、負に帯電する。
このため、TFTのドレイン電流の経時的な減少を生ず
る。
る。
一方、半導体層13にn型のドーパントを微量に混入し
た場合(本発明の実施例の場合)においては、 第1図(b)(B)に示すように、ゲート電極11への
バイアス電圧が零電位(Vc=O)のときにも、トラッ
プ40はフェルミ準位より下位のエネルギーレベルに位
置する。
た場合(本発明の実施例の場合)においては、 第1図(b)(B)に示すように、ゲート電極11への
バイアス電圧が零電位(Vc=O)のときにも、トラッ
プ40はフェルミ準位より下位のエネルギーレベルに位
置する。
また、第1図(a)(B)に示すように、ゲート電極1
1へ正のバイアス電圧を印加(Vc =O)しても、上
記位置関係は変化しない。
1へ正のバイアス電圧を印加(Vc =O)しても、上
記位置関係は変化しない。
このため、ゲート電極11へ正のバイアスを印加しても
TFT装首のドレイン電流の経時的な減少は小さく抑え
ることができる。
TFT装首のドレイン電流の経時的な減少は小さく抑え
ることができる。
図中、トラップレベルの斜線は、電子によるトラップさ
れている状態を示している。
れている状態を示している。
ノンドープの場合(先行例の場合)にはゲートバイアス
正(TFTのONの状態)へ変化したとき、アクセプタ
レベルへ電子がトラップする状態へ変化し、本発明では
、ゲートバイアス正へ変化したときにもO〜負のゲート
バイアス時にも電子がトラップされた状態のままであり
、変化を生じない。
正(TFTのONの状態)へ変化したとき、アクセプタ
レベルへ電子がトラップする状態へ変化し、本発明では
、ゲートバイアス正へ変化したときにもO〜負のゲート
バイアス時にも電子がトラップされた状態のままであり
、変化を生じない。
[発明の実施例]
以下本発明の実施例について説明する。
(第1実施例)
第3図は本発明の実施例に係るTFT装置を作成する工
程を説明するための断面図である。
程を説明するための断面図である。
まず、両面研宕済みのガラス基板101 (コーニング
社製#7059)に中性洗剤を用いて洗浄を施す。
社製#7059)に中性洗剤を用いて洗浄を施す。
次に、スパッタ法でA1102をO,lpm厚に堆積さ
せ、ポジ型フォトレジス) (OFPR−800東京応
化工業性)を用いて所望の形状にフォトレジストパター
ンを形成した後、リン酩(85%水溶液)、硝酸(60
%水溶液)、酢酸及び水を16:1:2:1の容積比で
混合した液(以下rAl用エツチング液」という。)で
エツチングし、制御電極としてゲート電極を形成した。
せ、ポジ型フォトレジス) (OFPR−800東京応
化工業性)を用いて所望の形状にフォトレジストパター
ンを形成した後、リン酩(85%水溶液)、硝酸(60
%水溶液)、酢酸及び水を16:1:2:1の容積比で
混合した液(以下rAl用エツチング液」という。)で
エツチングし、制御電極としてゲート電極を形成した。
フォトレジスト剥離後、容量結合型のグロー放電分塊装
置内にガラス基板をセットし、1×10−6To r
rry)排気真空下で200°Cに維持した。
置内にガラス基板をセットし、1×10−6To r
rry)排気真空下で200°Cに維持した。
次に該装置内に水素希釈lOり6siHaガス(小松電
子製)を101005e、99.999%のN H3ガ
スを101005eの流量で流入させ、ガス厚を0.4
Torrに設定した後、13.56MH2(7)高周波
電源を用い、RF(Radi o−Frequency
)放電パワー100Wで60分間グロー放電を行ない、
3000AのSiNx:H層103を形成した。
子製)を101005e、99.999%のN H3ガ
スを101005eの流量で流入させ、ガス厚を0.4
Torrに設定した後、13.56MH2(7)高周波
電源を用い、RF(Radi o−Frequency
)放電パワー100Wで60分間グロー放電を行ない、
3000AのSiNx:H層103を形成した。
続いて、10%5iHn(H2ベース)300secm
と、10 p pmPH3(H2ベース)1.5sec
m(H2ベース)を混合させ、ガス厚0.3TOrr(
7)条件でRF放電パワー150Wで15分間グロー放
電を行ない、nを水素化アモルファス半導体層14(膜
厚500A)を形成した後、l Op pmPH:iの
ガスをとめ、lO%S i H4(H2ベース)300
secmのみを流し、i型a−5i:H$導体層105
を厚、乍4000Aで形成した。
と、10 p pmPH3(H2ベース)1.5sec
m(H2ベース)を混合させ、ガス厚0.3TOrr(
7)条件でRF放電パワー150Wで15分間グロー放
電を行ない、nを水素化アモルファス半導体層14(膜
厚500A)を形成した後、l Op pmPH:iの
ガスをとめ、lO%S i H4(H2ベース)300
secmのみを流し、i型a−5i:H$導体層105
を厚、乍4000Aで形成した。
次に、10%5fHn(H2ベース)ZoosCCm、
100p100pp (H2ベース)450secm、
ガス圧0.5Torrの条件でRF放7Tiパワー50
0Wで40分間グロー放電を行ない、オーミックコンタ
クト層のn゛層(膜厚1000A)106を形成した。
100p100pp (H2ベース)450secm、
ガス圧0.5Torrの条件でRF放7Tiパワー50
0Wで40分間グロー放電を行ない、オーミックコンタ
クト層のn゛層(膜厚1000A)106を形成した。
次に、スパッタ法により、Cr(膜厚500(A))、
ポジ型フォトレジストを用いて所望の形状にフォトレジ
ストパターンを形成し、硝酸第2セリウムアンモニウム
及び過塩素酸の混合水液(Cr用エッヂング液)でCr
を、Al用エッチンダ液でAlをそれぞれエツチングし
て主電極4.4゛を形成した(第3図(B)”)。
ポジ型フォトレジストを用いて所望の形状にフォトレジ
ストパターンを形成し、硝酸第2セリウムアンモニウム
及び過塩素酸の混合水液(Cr用エッヂング液)でCr
を、Al用エッチンダ液でAlをそれぞれエツチングし
て主電極4.4゛を形成した(第3図(B)”)。
主電極4.4′をマスクにしてフッ醜(59%水溶液)
、硝酸(70%水溶液)、酢酩を2:10:88の容積
比で混合した液にヨウ素を過飽和溶解させた溶液でn゛
層を選択的にエツチングして除去し、フォトレジストを
剥離した。
、硝酸(70%水溶液)、酢酩を2:10:88の容積
比で混合した液にヨウ素を過飽和溶解させた溶液でn゛
層を選択的にエツチングして除去し、フォトレジストを
剥離した。
フォトレジストパターンを形成し、リアクティブイオン
エツチング装置(RI E)を用いて不要な部分のa−
3i及びSiN、:H層を除去し、素子間の分離を行な
った(第3図(C)。
エツチング装置(RI E)を用いて不要な部分のa−
3i及びSiN、:H層を除去し、素子間の分離を行な
った(第3図(C)。
しかる後に電極の取り出し部具外のところにシリコーン
樹脂を塗付し、パッシベーション材とした。この時にn
型a−5i領域中におけるリンのe度をSXMSで調べ
たところ5ppmであった。
樹脂を塗付し、パッシベーション材とした。この時にn
型a−5i領域中におけるリンのe度をSXMSで調べ
たところ5ppmであった。
このようにして作成したTFT装置について、ドレイン
電流の経時変化を調べた。その結果を第2図に示す。
電流の経時変化を調べた。その結果を第2図に示す。
第2図は、半導体層13のフェルミ憎位の位置が伝導帯
に近づく程、ドレイン電流の経時変化が小さくなること
を示している。
に近づく程、ドレイン電流の経時変化が小さくなること
を示している。
このことより、本出願に係るTFT装養は、上記駆動装
置の駆動時における経時変化を小さく抑える効果を有す
るものである。
置の駆動時における経時変化を小さく抑える効果を有す
るものである。
また、駆動装ととしての各種特性を調べたところ、その
特性は均一であり、かつ、再現性が良好であった・ (実施例2) 実施例1に示したn型a−3t領域とi型a−Si層の
作成方法を用いてTFT装置を作成した。
特性は均一であり、かつ、再現性が良好であった・ (実施例2) 実施例1に示したn型a−3t領域とi型a−Si層の
作成方法を用いてTFT装置を作成した。
ただ、具体的条件は次の条件に従った。
まず、10%5iHa(Hz ベース)300sCCm
と10ppmPHa (H2ベース)5secmを混
合させ(PH3/SiH4=1.7ppm)、圧力・パ
ワー共に実施例1と同じ条件とし、PH3のフローメー
ターを徐々に絞りながら、15分後に流;1:がOsc
cmになる様にしてn型a−Si層を500人形成した
。
と10ppmPHa (H2ベース)5secmを混
合させ(PH3/SiH4=1.7ppm)、圧力・パ
ワー共に実施例1と同じ条件とし、PH3のフローメー
ターを徐々に絞りながら、15分後に流;1:がOsc
cmになる様にしてn型a−Si層を500人形成した
。
次に、i型a−3i層を、実施例1と同じ条件で2時間
放電しTFT装訝を作成した。
放電しTFT装訝を作成した。
以上のようにして作成したTFT装首につき実施例1と
同様にドレイン電流の経時変化を調べたところ、実施例
1と同様の結果が得られ、先行例より優れていた。
同様にドレイン電流の経時変化を調べたところ、実施例
1と同様の結果が得られ、先行例より優れていた。
また、均一かつ再現性よく駆動特性を発揮した。
なお、実施例1と同様にn型a−3i層中に含まれる不
純物濃度を調べたところ、その濃度は5PPmであった
。
純物濃度を調べたところ、その濃度は5PPmであった
。
(実施例3)
n型a−3i層のドーピングガスにNをドーパントとし
てn型a−5i層を形成し、実施例1と同様の工程でn
型a−3t膜を形成した。
てn型a−5i層を形成し、実施例1と同様の工程でn
型a−3t膜を形成した。
水素希釈10%SiSiH4300scに対し、水素希
釈1001000pp を60secm流し、ガスの流
量比N2 /S iH4=2000ppmとして、やは
り15分放電し500Aのn型a−3iを形成した。
釈1001000pp を60secm流し、ガスの流
量比N2 /S iH4=2000ppmとして、やは
り15分放電し500Aのn型a−3iを形成した。
その後のi層以下の形成方法は実施例1と同じである。
N2はP H3に比べ分解効率が悪く、この時に、膜中
に取り込まれたN量は1100ppであった・ 以上のようにして作成したTFT装置につき実施例1と
同様にドレイン電流の経時変化を調べたところ、実施例
1と同様の結果が得られ、先行例より優れていた。
に取り込まれたN量は1100ppであった・ 以上のようにして作成したTFT装置につき実施例1と
同様にドレイン電流の経時変化を調べたところ、実施例
1と同様の結果が得られ、先行例より優れていた。
また、N2の分解効率がPH3に比べ低いことは、逆に
、不純物濃度の微調整がしやすいという利点がある。
、不純物濃度の微調整がしやすいという利点がある。
また、均一かつ再現性よく駆動特性を発揮した。
[発明の効果]
本発明によれば次の効果が得られる。
■しきい値の変化が少なく、ドレイン電流の経時変化が
起こらない。
起こらない。
■nドープ領域はフェルミ制御を容易ならしめることが
できVthの制御が可能となり、均一性・再現性を向上
できる。
できVthの制御が可能となり、均一性・再現性を向上
できる。
第1図はTFT装置における半導体層13のバンド状態
を示すモデル図である。第2図は第1実施例に係るTF
T装置におけるドレイン電流の経時変化を示すグラフで
ある。第3図は第1実施例に係るTFT装着の製造過程
を示すための断面図である。第4図は先行例に係るTF
T装置を示す断面図である。 1・・絶縁基板、2・・半導体層、3,3′・・ドーピ
ング半導体層、4,4゛・・電極、5・・ゲート電極、
6・・絶縁膜、7・・直流電源、8・・可変直流電源、
ll・・ゲート電極、12・・ゲート絶縁膜、13・・
半導体層、14゜15・・n型高密度不純物層、16・
・n領域、40・・トラップ、101・・ガラス基板、
102・・ゲート電極(A立)、103・φ絶縁膜、1
04Qen型半導体領域、105・・i型半導体層、1
06・・オーミツクコタクト層、107・・主電極。 第1図(a) 第2図 時間(分) 第3図
を示すモデル図である。第2図は第1実施例に係るTF
T装置におけるドレイン電流の経時変化を示すグラフで
ある。第3図は第1実施例に係るTFT装着の製造過程
を示すための断面図である。第4図は先行例に係るTF
T装置を示す断面図である。 1・・絶縁基板、2・・半導体層、3,3′・・ドーピ
ング半導体層、4,4゛・・電極、5・・ゲート電極、
6・・絶縁膜、7・・直流電源、8・・可変直流電源、
ll・・ゲート電極、12・・ゲート絶縁膜、13・・
半導体層、14゜15・・n型高密度不純物層、16・
・n領域、40・・トラップ、101・・ガラス基板、
102・・ゲート電極(A立)、103・φ絶縁膜、1
04Qen型半導体領域、105・・i型半導体層、1
06・・オーミツクコタクト層、107・・主電極。 第1図(a) 第2図 時間(分) 第3図
Claims (1)
- 【特許請求の範囲】 1 絶縁基板と、該絶縁基板上に形成された半導体層と
、該半導体層上に形成された一対の相対向する主電極と
、絶縁膜を介して該半導体層に形成されたゲート電極と
を有するTFT装置において、第V族に属する原子の少
なくとも1種が不純物としてドープされている領域が、
該半導体層の、該半導体層と該絶縁膜との界面近傍に形
成されていることを特徴とするTFT装置。 2 上記V族の不純物濃度の分布が膜厚方向に傾斜を持
っていることを特徴とする特許請求の範囲第1項記載の
TFT装置。 3 半導体層が水素化アモルファスシリコンである特許
請求の範囲第1項又は第2項記載のTFT装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22743086A JPS6381860A (ja) | 1986-09-25 | 1986-09-25 | Tft装置 |
US08/082,908 US5308996A (en) | 1986-09-25 | 1993-06-29 | TFT device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22743086A JPS6381860A (ja) | 1986-09-25 | 1986-09-25 | Tft装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6381860A true JPS6381860A (ja) | 1988-04-12 |
Family
ID=16860729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22743086A Pending JPS6381860A (ja) | 1986-09-25 | 1986-09-25 | Tft装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6381860A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307512A (ja) * | 1995-04-28 | 1996-11-22 | Nec Shizuoka Ltd | ボタン電話装置 |
JP2009283928A (ja) * | 2008-04-21 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
-
1986
- 1986-09-25 JP JP22743086A patent/JPS6381860A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307512A (ja) * | 1995-04-28 | 1996-11-22 | Nec Shizuoka Ltd | ボタン電話装置 |
JP2009283928A (ja) * | 2008-04-21 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007451B1 (ko) | 박막트랜지스터 제조방법 | |
US5420048A (en) | Manufacturing method for SOI-type thin film transistor | |
JPH03114226A (ja) | 微細構造デバイスにおけるSiエッチング残留物除去方法 | |
JPS6110279A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
US7655947B2 (en) | Thin film transistor used as a switching element in an active matrix type liquid crystal display device | |
US5384271A (en) | Method for reduction of off-current in thin film transistors | |
GB2190242A (en) | Method for passivating the back channel of amorphous silicon field effect transistors | |
US4620208A (en) | High performance, small area thin film transistor | |
US5818067A (en) | Thin film transistor and method for fabricating thereof | |
JPH09186345A (ja) | アレイ | |
JPH0888397A (ja) | 光電変換素子 | |
JPS6381860A (ja) | Tft装置 | |
JPH09512667A (ja) | 薄膜半導体部品の側面をパッシベーション処理する方法 | |
JP2939783B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2503656B2 (ja) | 薄膜電界効果型トランジスタ―およびその製造方法 | |
US9472649B1 (en) | Fabrication method for multi-zoned and short channel thin film transistors | |
JP2603247B2 (ja) | 薄膜トランジスタ | |
JP2663418B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS6110996B2 (ja) | ||
JPH05243262A (ja) | 半導体装置の製造方法 | |
JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0536720A (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
JPH11340469A (ja) | 薄膜トランジスタ |