JPS638142Y2 - - Google Patents
Info
- Publication number
- JPS638142Y2 JPS638142Y2 JP1982066777U JP6677782U JPS638142Y2 JP S638142 Y2 JPS638142 Y2 JP S638142Y2 JP 1982066777 U JP1982066777 U JP 1982066777U JP 6677782 U JP6677782 U JP 6677782U JP S638142 Y2 JPS638142 Y2 JP S638142Y2
- Authority
- JP
- Japan
- Prior art keywords
- board
- ceramic case
- lead
- heat dissipation
- shaped base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000919 ceramic Substances 0.000 claims description 27
- 230000017525 heat dissipation Effects 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
考案の技術分野
本考案は放熱フイン付き混成集積回路の構造に
関するものである。
関するものである。
従来技術と問題点
従来の放熱フイン付き混成集積回路を第１図に
示す。図中、１は基板、２は該基板１上に搭載さ
れた半導体チツプ等の実装部品、３は基板１を覆
うセラミツクケース、４は基板１の裏面に取り付
けられた放熱フイン、５はリードである。リード
５はセラミツクケース３の両側に近接して設けら
れ、そのコ字状をなす基部６はセラミツクケース
３、放熱フイン４の外側で基板１の端部をはさん
で基板１の回路に接続されている。
示す。図中、１は基板、２は該基板１上に搭載さ
れた半導体チツプ等の実装部品、３は基板１を覆
うセラミツクケース、４は基板１の裏面に取り付
けられた放熱フイン、５はリードである。リード
５はセラミツクケース３の両側に近接して設けら
れ、そのコ字状をなす基部６はセラミツクケース
３、放熱フイン４の外側で基板１の端部をはさん
で基板１の回路に接続されている。
ところが、このような従来の構造では、リード
間隔Ｗによつてセラミツクケースの大きさが決ま
り、それによつて実装部品を搭載可能なエリアが
決まつて十分な大きさがとれないという欠点があ
つた。
間隔Ｗによつてセラミツクケースの大きさが決ま
り、それによつて実装部品を搭載可能なエリアが
決まつて十分な大きさがとれないという欠点があ
つた。
考案の目的
本考案は上述の欠点を解決するためのもので、
基板の部品実装エリアを大幅に拡大することので
きる放熱フイン付き混成集積回路の構造を提供す
ることを目的としている。
基板の部品実装エリアを大幅に拡大することので
きる放熱フイン付き混成集積回路の構造を提供す
ることを目的としている。
考案の構成
本考案では、上述の目的を達成するため、セラ
ミツクケースをほぼ基板一杯の大きさとし該セラ
ミツクケースと基板をはさみ込んでリードの引き
出しを行うように構成されている。
ミツクケースをほぼ基板一杯の大きさとし該セラ
ミツクケースと基板をはさみ込んでリードの引き
出しを行うように構成されている。
考案の実施例
以下、第２図乃至第４図に関連して本考案の実
施例を説明する。
施例を説明する。
第２図は本考案に係る放熱フイン付き混成集積
回路の構造の実施例を示す正面図で、図中、１１
は基板、１２Ａ，１２Ｂは実装部品、１３はセラ
ミツクケース、１４は放熱フイン、１５はリード
である。
回路の構造の実施例を示す正面図で、図中、１１
は基板、１２Ａ，１２Ｂは実装部品、１３はセラ
ミツクケース、１４は放熱フイン、１５はリード
である。
セラミツクケース１３はほぼ基板１１一杯の大
きさのものである。
きさのものである。
リード１５は、そのコ字状をなす基部１６によ
り基板１１とセラミツクケース１３をはさみ込ん
で引き出されている。基部１６の端部は、第３図
に示すように基板１１の端面に設けられたリード
嵌合用凹部１７および基板１１の裏面に連続形成
された導体パターン１８に半田１９により接続、
固定されている。この導体パターン１８は基板１
１の表面の回路に接続されている。また基部１６
の他端はセラミツクケース１３の下面に半田２０
により固定されている。なお、この半田付け用と
して、第４図に示すように、セラミツク１３の下
面にあらかじめ印刷等により各リードに対応する
導体２１を形成しておくと、確実な固定が可能で
ある。
り基板１１とセラミツクケース１３をはさみ込ん
で引き出されている。基部１６の端部は、第３図
に示すように基板１１の端面に設けられたリード
嵌合用凹部１７および基板１１の裏面に連続形成
された導体パターン１８に半田１９により接続、
固定されている。この導体パターン１８は基板１
１の表面の回路に接続されている。また基部１６
の他端はセラミツクケース１３の下面に半田２０
により固定されている。なお、この半田付け用と
して、第４図に示すように、セラミツク１３の下
面にあらかじめ印刷等により各リードに対応する
導体２１を形成しておくと、確実な固定が可能で
ある。
第１図に示す従来の構造では、リードのコ字状
をなす基部６によつて基板１を挾み込むととも
に、リード５をセラミツクケース３の両側に沿わ
せるようにすることによつて、リードの取付強度
を保つようにしていた。そのためセラミツクケー
ス３の大きさがリード５によつて制限され、セラ
ミツクケース３を基板１一杯の大きさにすること
ができなかつた。しかしながら本考案では、コ字
状の基部１６によつて基板１１とセラミツクケー
ス１３とを挾み込んでリード１５を引き出すよう
にし、基部１６をセラミツクケース１３の下面に
半田付けするようになつており、セラミツクケー
ス１３をほぼ基板１１一杯の大きさとすることが
できるため、同一サイズの基板で比較した場合、
基板の部品実装エリアを従来より大幅に拡大する
ことができる。しかも、基板１１、セラミツクケ
ース１３をはさみ込むリード１５の基部１６の上
下は半田付けにより基板１１、セラミツクケース
１３に固定されているため、はさみ込む厚さの増
大によるクランプ効果の減少の問題を解決して実
用可能な端子強度を確保することができる。
をなす基部６によつて基板１を挾み込むととも
に、リード５をセラミツクケース３の両側に沿わ
せるようにすることによつて、リードの取付強度
を保つようにしていた。そのためセラミツクケー
ス３の大きさがリード５によつて制限され、セラ
ミツクケース３を基板１一杯の大きさにすること
ができなかつた。しかしながら本考案では、コ字
状の基部１６によつて基板１１とセラミツクケー
ス１３とを挾み込んでリード１５を引き出すよう
にし、基部１６をセラミツクケース１３の下面に
半田付けするようになつており、セラミツクケー
ス１３をほぼ基板１１一杯の大きさとすることが
できるため、同一サイズの基板で比較した場合、
基板の部品実装エリアを従来より大幅に拡大する
ことができる。しかも、基板１１、セラミツクケ
ース１３をはさみ込むリード１５の基部１６の上
下は半田付けにより基板１１、セラミツクケース
１３に固定されているため、はさみ込む厚さの増
大によるクランプ効果の減少の問題を解決して実
用可能な端子強度を確保することができる。
考案の効果
以上述べたように、本考案によれば、基板の部
品実装エリアを大幅に拡大することが可能であ
る。
品実装エリアを大幅に拡大することが可能であ
る。
第１図は従来の放熱フイン付き混成集積回路の
構造を示す正面図、第２図乃至第４図は本考案に
係る放熱フイン付き混成集積回路の実施例を示す
もので、第２図は全体概要を示す正面図、第３図
は基板に対するリード接続、固定用導体パターン
形成要領を示す斜視図、第４図はセラミツクケー
スに対するリード固定用導体形成要領を示す斜視
図である。 図中、１１は基板、１２Ａ，１２Ｂは実装部
品、１３はセラミツクケース、１４は放熱フイ
ン、１５はリード、１６はリードの基部、１７は
リード嵌合用凹部、１８は端子接続、固定用導体
パターン、１９，２０は半田、２１はリード固定
用導体である。
構造を示す正面図、第２図乃至第４図は本考案に
係る放熱フイン付き混成集積回路の実施例を示す
もので、第２図は全体概要を示す正面図、第３図
は基板に対するリード接続、固定用導体パターン
形成要領を示す斜視図、第４図はセラミツクケー
スに対するリード固定用導体形成要領を示す斜視
図である。 図中、１１は基板、１２Ａ，１２Ｂは実装部
品、１３はセラミツクケース、１４は放熱フイ
ン、１５はリード、１６はリードの基部、１７は
リード嵌合用凹部、１８は端子接続、固定用導体
パターン、１９，２０は半田、２１はリード固定
用導体である。
Claims (1)
- 表面に電気部品を搭載した基板と、前記基板の
表面に前記電気部品を覆つて取り付けられた断面
凹状のセラミツクケースと、前記基板の裏面に取
り付けられた放熱フインと、一端が前記基板の裏
面に接続、固定されてセラミツクケースの両側か
ら引き出される一端にコ字状の基部を有する複数
のリードとを備えた放熱フイン付き混成集積回路
において、前記セラミツクケースをほぼ前記基板
一杯の大きさとして前記基板の端面と前記セラミ
ツクケースの端面をほぼ面一とし、前記リードを
そのコ字状基部によつて前記基板、前記セラミツ
クケースを挾み込んで引き出すとともに、コ字状
基部の端部を基板の端面に設けられたリード嵌合
用凹部および基板の裏面に形成された導体に半田
付けによつて固定し、前記コ字状基部の他端を前
記セラミツクケースの表面に予め各リードに対応
して形成された導体に半田付けにより固定したこ
とを特徴とする放熱フイン付き混成集積回路の構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982066777U JPS58170847U (ja) | 1982-05-08 | 1982-05-08 | 放熱フイン付き混成集積回路の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982066777U JPS58170847U (ja) | 1982-05-08 | 1982-05-08 | 放熱フイン付き混成集積回路の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170847U JPS58170847U (ja) | 1983-11-15 |
| JPS638142Y2 true JPS638142Y2 (ja) | 1988-03-10 |
Family
ID=30076629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982066777U Granted JPS58170847U (ja) | 1982-05-08 | 1982-05-08 | 放熱フイン付き混成集積回路の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170847U (ja) |
-
1982
- 1982-05-08 JP JP1982066777U patent/JPS58170847U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170847U (ja) | 1983-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272587B2 (ja) | 電気部品パッケージ | |
| JP2586098Y2 (ja) | 電子部品およびその実装構造 | |
| JPH04271188A (ja) | チップ部品実装構造 | |
| JPS638142Y2 (ja) | ||
| JP3901625B2 (ja) | チップ部品のバスバーへの接合構造 | |
| JP2734318B2 (ja) | 混成集積回路装置の製造方法 | |
| JP3348485B2 (ja) | 半導体装置と実装基板 | |
| JPS6228773Y2 (ja) | ||
| JPS635248Y2 (ja) | ||
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH0625017Y2 (ja) | Ｌｓｉパッケ−ジのリ−ド構造 | |
| JPH0747901Y2 (ja) | 印刷配線板 | |
| JPS5910790Y2 (ja) | パッケ−ジ構造 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPS5847718Y2 (ja) | 放熱型プリント基板 | |
| JPH0230917Y2 (ja) | ||
| JPH0543488Y2 (ja) | ||
| JPS602873U (ja) | 面実装トランジスタの半田付け構造 | |
| JP2543083Y2 (ja) | 電子部品モジュール構造 | |
| JPH0745977Y2 (ja) | 基板接続構造 | |
| JPS6142880B2 (ja) | ||
| JPH02138465U (ja) | ||
| JPH02131351U (ja) | ||
| JPH01162274U (ja) | ||
| JPH0215587A (ja) | 端子付き回路基板の製造方法 |