JPS6380520A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6380520A JPS6380520A JP22373486A JP22373486A JPS6380520A JP S6380520 A JPS6380520 A JP S6380520A JP 22373486 A JP22373486 A JP 22373486A JP 22373486 A JP22373486 A JP 22373486A JP S6380520 A JPS6380520 A JP S6380520A
- Authority
- JP
- Japan
- Prior art keywords
- deformation
- hole mobility
- superlattice
- semiconductors
- strained superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000005669 field effect Effects 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000001451 molecular beam epitaxy Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- NVGOPFQZYCNLDU-UHFFFAOYSA-N norflurazon Chemical compound O=C1C(Cl)=C(NC)C=NN1C1=CC=CC(C(F)(F)F)=C1 NVGOPFQZYCNLDU-UHFFFAOYSA-N 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体の正孔移動度を増大させる歪超格子を
用いた半導体装置に関するものである。
用いた半導体装置に関するものである。
従来、半導体の正孔キャリアを利用した半導体装置の性
能は、正孔移動度によって制限されていた。またその正
孔移動度は、半導体バルクの価電子帯構造によって一意
的に決定される値を有していた。このため、例えば、Ｇ
ａＡｓにおいては、シート正孔濃度５．３ Ｘ １０”
ｃｍ−”で室温移動度は１７０ｃｍ”／ ｖ −ｓ程
度しか得られず、これを利用した電界効果トランジスタ
では、真性相互コンダクタンスが２４ｍ５／ｍｍ程度と
小さな値しか得られなかった。〔ジャパニーズ・ジャー
ナル・オブ・アプライド・フィジクス（Ｊｐｎ、Ｊ、Ａ
ｐｐｌ、Ｐｈｙｓ、）第２３巻。
能は、正孔移動度によって制限されていた。またその正
孔移動度は、半導体バルクの価電子帯構造によって一意
的に決定される値を有していた。このため、例えば、Ｇ
ａＡｓにおいては、シート正孔濃度５．３ Ｘ １０”
ｃｍ−”で室温移動度は１７０ｃｍ”／ ｖ −ｓ程
度しか得られず、これを利用した電界効果トランジスタ
では、真性相互コンダクタンスが２４ｍ５／ｍｍ程度と
小さな値しか得られなかった。〔ジャパニーズ・ジャー
ナル・オブ・アプライド・フィジクス（Ｊｐｎ、Ｊ、Ａ
ｐｐｌ、Ｐｈｙｓ、）第２３巻。
１９８４年、第Ｌ８６８ページ〕。
正孔キャリアを利用した半導体装置の特性を制限する半
導体の正孔移動度は、正孔の有効質量が電子のものと較
べて一般に２〜３０倍も大きい為に、電子移動度と較べ
て小さかった。
導体の正孔移動度は、正孔の有効質量が電子のものと較
べて一般に２〜３０倍も大きい為に、電子移動度と較べ
て小さかった。
特に混晶半導体においては合金散乱機構によって正孔移
動度は大幅に低減されていた。このことは、例えば、電
子移動度がＧａＡｓの電子移動度の１．５倍程の、大き
な値を有するＧ ａ Ｑ、４７ Ｉ ｎｏ、ｓ：＋Ａｓ
混晶にとって大きなハンディとなっていた。
動度は大幅に低減されていた。このことは、例えば、電
子移動度がＧａＡｓの電子移動度の１．５倍程の、大き
な値を有するＧ ａ Ｑ、４７ Ｉ ｎｏ、ｓ：＋Ａｓ
混晶にとって大きなハンディとなっていた。
本発明の目的は、半導体の正孔移動度を増大させる歪超
格子構造を用いた半導体装置を提供することにある。
格子構造を用いた半導体装置を提供することにある。
本発明の半導体装置は、二種の半導体からなり、これら
半導体間の重い正孔に対する価電子帯不連続量を、歪を
印加することにより増大させた歪超格子を有している。
半導体間の重い正孔に対する価電子帯不連続量を、歪を
印加することにより増大させた歪超格子を有している。
本発明者は、半導体バルク特有の価電子帯構造を何らか
の方法で変化させれば、正孔移動度の値を増大させうる
ちのと考えた。そこで、面方位（１００）高抵抗１ｎＰ
基板上にＧ ａ ｘ Ｉ ｎ （１−Ｘ）ＡｓとＡ ｆ
ｆ１ｙｌ ｎ ＋１−ｙ）Ａ Ｓから成る歪超格子を成
長し、Ｇ ａ ｘ Ｉ ｎ （１−Ｘ） ＡＳに印加さ
れる歪を変化させて正孔移動度の変化を詳細に調べた。
の方法で変化させれば、正孔移動度の値を増大させうる
ちのと考えた。そこで、面方位（１００）高抵抗１ｎＰ
基板上にＧ ａ ｘ Ｉ ｎ （１−Ｘ）ＡｓとＡ ｆ
ｆ１ｙｌ ｎ ＋１−ｙ）Ａ Ｓから成る歪超格子を成
長し、Ｇ ａ ｘ Ｉ ｎ （１−Ｘ） ＡＳに印加さ
れる歪を変化させて正孔移動度の変化を詳細に調べた。
なお、成長した歪超格子はＧａＸＩ ｎ＋＋−ｘ＋Ａｓ
、ＡｌｙＩ” ｕ−ｙ＋ Ａ ｓの層厚が２００人で、
歪超格子の平均組成がＩｎＰ基板に格子整合している。
、ＡｌｙＩ” ｕ−ｙ＋ Ａ ｓの層厚が２００人で、
歪超格子の平均組成がＩｎＰ基板に格子整合している。
またＡｌ１ＩｎＡｓ層にのみＢｅをドーピングする選択
ドーピング構造であり、スペーサ厚は３０人である。
ドーピング構造であり、スペーサ厚は３０人である。
第１図はその結果をまとめたグラフである。横軸はＧａ
１ｎＡｓに印加する歪の大きさくε）。
１ｎＡｓに印加する歪の大きさくε）。
縦軸はホール測定による正孔移動度（μｐ）である。第
１図において、εが負の場合（圧縮歪）。
１図において、εが負の場合（圧縮歪）。
歪の値の絶対値を大きくしていくと正札移動度が急激に
増大していくことが見いだされた。特にε＝１％では、
バルクの値と較べて室温で４倍、７７にで１０倍という
大きな値が得られることが判明した。
増大していくことが見いだされた。特にε＝１％では、
バルクの値と較べて室温で４倍、７７にで１０倍という
大きな値が得られることが判明した。
さらに、本発明者は、この原因が歪を印加することによ
るＧａ、Ｉ ｎ＋＋−ｘ＋Ａｓ／ＡＡ、Ｉ ｎ（１−、
）Ａｓへテロ界面の重い正孔に対する価電子帯不達Ｍｌ
の増大に帰することを見いだした。第２図に、価電子帯
不連続量と印加される歪との関係を表すバンド図を示す
。
るＧａ、Ｉ ｎ＋＋−ｘ＋Ａｓ／ＡＡ、Ｉ ｎ（１−、
）Ａｓへテロ界面の重い正孔に対する価電子帯不達Ｍｌ
の増大に帰することを見いだした。第２図に、価電子帯
不連続量と印加される歪との関係を表すバンド図を示す
。
第２図（ａ）は歪が無い場合、第２図（ｂ）は歪が有る
場合であり、ｌはＧａ Ｉ ｎＡｓを、２はＡｊ７１ｎ
Ａｓを、３は伝導帯下端を、４は価電子帯上端をそれぞ
れ示している。第２図に示されているように、歪の無い
場合と較べて圧縮歪を＋１％印加した場合には、変形ポ
テンシャルが負のＧａＸＩ ｎ＋＋−ｘ＋Ａｓ 、Ａ４
ｙｌ ｎ（１−ｙＢＡｓ系では約１４０ｍｅＶも増大す
ることになり、その結果、ＧａＸＩ” （＋−ｘ） Ａ
ｓ層側電子帯中の重い正孔帯１と２の間の相互作用が
減少し、フェルミ面近傍の正孔質量が大幅に減少するこ
とになる。
場合であり、ｌはＧａ Ｉ ｎＡｓを、２はＡｊ７１ｎ
Ａｓを、３は伝導帯下端を、４は価電子帯上端をそれぞ
れ示している。第２図に示されているように、歪の無い
場合と較べて圧縮歪を＋１％印加した場合には、変形ポ
テンシャルが負のＧａＸＩ ｎ＋＋−ｘ＋Ａｓ 、Ａ４
ｙｌ ｎ（１−ｙＢＡｓ系では約１４０ｍｅＶも増大す
ることになり、その結果、ＧａＸＩ” （＋−ｘ） Ａ
ｓ層側電子帯中の重い正孔帯１と２の間の相互作用が
減少し、フェルミ面近傍の正孔質量が大幅に減少するこ
とになる。
本発明は以上の事実をもとに、増大した正孔移動度を有
する歪超格子構造を実現して半導体装置へ応用したもの
である。
する歪超格子構造を実現して半導体装置へ応用したもの
である。
（実施例１）
面方位（１００）Ｆｅドープ絶縁性１ｎＰ基板上に、本
発明によるＧ ａ ｏ、３ｚ Ｉ ｎｏ、ｈｅＡ Ｓ
／ Ａ ｊ！。、１ａｌｎＯ，ｌ＋□Ａｓ歪超格子を分
子線エピタキシャル成長して、バルクの正孔移動度と較
べて２倍から８倍という大きな正孔移動度が得られた。
発明によるＧ ａ ｏ、３ｚ Ｉ ｎｏ、ｈｅＡ Ｓ
／ Ａ ｊ！。、１ａｌｎＯ，ｌ＋□Ａｓ歪超格子を分
子線エピタキシャル成長して、バルクの正孔移動度と較
べて２倍から８倍という大きな正孔移動度が得られた。
またそれを利用した電界効果トランジスタにおいて高特
性が得られた。
性が得られた。
実験には９９．９９９９９％のＧａソース、 ９９．９
９９９％のＩｎソース、 ９９．９９９９％のＡｋ！！
ソース、 ９９．９９９９９％のＡｓソースを用いた。
９９９％のＩｎソース、 ９９．９９９９％のＡｋ！！
ソース、 ９９．９９９９９％のＡｓソースを用いた。
成長室内のベース真空度は５ Ｘ １０− ” ’ Ｔ
ｏｒｒであった。成長した歪超格子は、ミスフィツト転
位が発生しない為に十分薄い２００人〇Ｇａｏ、ｓｚＩ
ｎｏ、ａａＡｓとＡｊｌ’６．３ｇＩｎ。、ｂｚＡｓ
の５周期から成り、歪超格子の平均格子定数はＩｎＰ基
板と格子整合させた。またＡｌｏ、３＠Ｉｎｏ、ＢＡｓ
層にのみＢｅをドーピングして価電子帯上端のエネルギ
ーがより高いＧａ、、、□Ｉｎｏ、ｂｇＡｓ層に正孔が
たまる選択ドーピング構造であり、スペーサ厚は３０人
とした。また歪超格子層の上に３００人のノンドープＡ
ｌｏ、ａａ Ｉ ｎｏ、ＢＡ ｓを成長した。ファン
・デル・ボウ法によるホール測定を行ったところ、室温
で３８０〜４４０ＣＩＩ＋”／Ｖ−ｓ、 ”１１にで４
０００〜４８００ｃＩｌｚ／■・ｓという大きな正孔移
動度が再現性良く得られた。
ｏｒｒであった。成長した歪超格子は、ミスフィツト転
位が発生しない為に十分薄い２００人〇Ｇａｏ、ｓｚＩ
ｎｏ、ａａＡｓとＡｊｌ’６．３ｇＩｎ。、ｂｚＡｓ
の５周期から成り、歪超格子の平均格子定数はＩｎＰ基
板と格子整合させた。またＡｌｏ、３＠Ｉｎｏ、ＢＡｓ
層にのみＢｅをドーピングして価電子帯上端のエネルギ
ーがより高いＧａ、、、□Ｉｎｏ、ｂｇＡｓ層に正孔が
たまる選択ドーピング構造であり、スペーサ厚は３０人
とした。また歪超格子層の上に３００人のノンドープＡ
ｌｏ、ａａ Ｉ ｎｏ、ＢＡ ｓを成長した。ファン
・デル・ボウ法によるホール測定を行ったところ、室温
で３８０〜４４０ＣＩＩ＋”／Ｖ−ｓ、 ”１１にで４
０００〜４８００ｃＩｌｚ／■・ｓという大きな正孔移
動度が再現性良く得られた。
この歪超格子中の高移動度正孔層を利用して電界効果ト
ランジスタを試作した。この電界効果トランジスタはプ
レーナ構造で、ＴｉＡｕゲートとＡｕＺｎＮｉオーミッ
クコンタクトを有する。ゲート長は１μｍでゲート・ソ
ース間は０．５μｍである。測定値より求めた真性相互
コンダクタンスは、室温で３５０ｍ５／ｍｍ、 ７７に
で４５０ｍ５／ｍｍという非常に大きな値が得られた。
ランジスタを試作した。この電界効果トランジスタはプ
レーナ構造で、ＴｉＡｕゲートとＡｕＺｎＮｉオーミッ
クコンタクトを有する。ゲート長は１μｍでゲート・ソ
ース間は０．５μｍである。測定値より求めた真性相互
コンダクタンスは、室温で３５０ｍ５／ｍｍ、 ７７に
で４５０ｍ５／ｍｍという非常に大きな値が得られた。
（実施例２）
面方位（１００）ノンドープＳｉ基板上に、木発明によ
る３ ｉ ／ Ｓ ｉ ｏ、ｓＧ ｅ ｏ、ｓ歪超格子
を分子線エビタキャル成長して、バルクの正孔移動度と
較べて２倍から５倍という大きな正孔移動度が得られた
。またそれを利用した電界効果トランジスタにおいて高
特性が得られた。
る３ ｉ ／ Ｓ ｉ ｏ、ｓＧ ｅ ｏ、ｓ歪超格子
を分子線エビタキャル成長して、バルクの正孔移動度と
較べて２倍から５倍という大きな正孔移動度が得られた
。またそれを利用した電界効果トランジスタにおいて高
特性が得られた。
実験には９９．９９９９９％のＳｉソース、 ９９．９
９９％のＧｅソースを用いた。成長室内のベース真空度
は５ Ｘ １０− ” Ｔｏｒｒであった。成長した歪
超格子は、ミスフィツト転位が発生しない為に十分薄い
２００人のＳｉと３ ｉ ６．ｔ、Ｇ ｅ６．ｓの５周
期から成り、歪超格子全体の層厚も、歪超格子／基板界
面にミスフィツト転位が発生しない為の薄さになってい
る。
９９％のＧｅソースを用いた。成長室内のベース真空度
は５ Ｘ １０− ” Ｔｏｒｒであった。成長した歪
超格子は、ミスフィツト転位が発生しない為に十分薄い
２００人のＳｉと３ ｉ ６．ｔ、Ｇ ｅ６．ｓの５周
期から成り、歪超格子全体の層厚も、歪超格子／基板界
面にミスフィツト転位が発生しない為の薄さになってい
る。
ＳｉＮにのみＢをドーピングして価電子帯上端のエネル
ギーがより高いＳ ｉ ｏ、ｓＧ ｅｏ、ｓ層に正孔が
たまる選択ドーピング構造であり、スペーサ厚は３０人
とした。また歪超格子層の上に３００人のノンドープＳ
ｉを成長した。成長した結晶に対して通常のファン・デ
ル・ボウ法によるホール測定を行ったところ室温で２２
００〜２６００ｃｍ”／ｖ−ｓ、 ７７にで９２０００
〜９５０００ｃｍ２／ｖ−ｓという大きな正孔移動度が
再現性良く得られた。
ギーがより高いＳ ｉ ｏ、ｓＧ ｅｏ、ｓ層に正孔が
たまる選択ドーピング構造であり、スペーサ厚は３０人
とした。また歪超格子層の上に３００人のノンドープＳ
ｉを成長した。成長した結晶に対して通常のファン・デ
ル・ボウ法によるホール測定を行ったところ室温で２２
００〜２６００ｃｍ”／ｖ−ｓ、 ７７にで９２０００
〜９５０００ｃｍ２／ｖ−ｓという大きな正孔移動度が
再現性良く得られた。
この歪超格子中の高移動度正孔層を利用して電界効果ト
ランジスタを試作した。電界効果トランジスタはプレー
ナ構造で、ｐｔゲートとＡｊ２オーミックコンタクトを
有する。ゲート長は１μｍでゲート・ソース間は０．５
μｍである。測定値より求めた真性相互コンダクタンス
は、室温で３７０ｍ Ｓ／ｍｍ、 ７７にで５００ｍ５
／ｍｍという非常に大きな値が得られた。
ランジスタを試作した。電界効果トランジスタはプレー
ナ構造で、ｐｔゲートとＡｊ２オーミックコンタクトを
有する。ゲート長は１μｍでゲート・ソース間は０．５
μｍである。測定値より求めた真性相互コンダクタンス
は、室温で３７０ｍ Ｓ／ｍｍ、 ７７にで５００ｍ５
／ｍｍという非常に大きな値が得られた。
（実施例３）
面方位（１００）ノンドープＳｉ基板上に、本発明によ
るＳ ｉ ｏ、ｓＣ； ｅｏ、ｓ層 Ｇ ｅ歪超格子を
分子線エピタキシャル成長して、バルクの正孔移動度と
較べて２倍から４倍という大きな正孔移動度が得られた
。またそれを利用した電界効果′トランジスタにおいて
高特性が得られた。
るＳ ｉ ｏ、ｓＣ； ｅｏ、ｓ層 Ｇ ｅ歪超格子を
分子線エピタキシャル成長して、バルクの正孔移動度と
較べて２倍から４倍という大きな正孔移動度が得られた
。またそれを利用した電界効果′トランジスタにおいて
高特性が得られた。
実験には９９．９９９９９％のＳｉソース、 ９９．９
９９％のＧｅソースを用いた。成長室内のベース真空度
は５ Ｘ １０− ” Ｔｏｕｒであった。成長した歪
超格子は、ミスフィツト転位が発生しない為に十分薄い
２００人のＳｉｏ、５Ｇｅｏ、ｓとＧｅの５周期から成
り、歪超格子全体の層厚も、歪超格子／基板界面にミス
フィツト転位が発生しない為の薄さになっている。
９９％のＧｅソースを用いた。成長室内のベース真空度
は５ Ｘ １０− ” Ｔｏｕｒであった。成長した歪
超格子は、ミスフィツト転位が発生しない為に十分薄い
２００人のＳｉｏ、５Ｇｅｏ、ｓとＧｅの５周期から成
り、歪超格子全体の層厚も、歪超格子／基板界面にミス
フィツト転位が発生しない為の薄さになっている。
Ｓ ｉｏ、５Ｇｅｏ、ｓ層にのみＢをドーピングして価
電子帯上端のエネルギーがより高いＧｅ層に正孔がたま
る選択ドーピング構造であり、スペーサ層は３０人とし
た。また歪超格子層の上に３００人のノンドープＳｉを
成長した。成長した結晶に対して通常のファン・デル・
ボウ法によるホール測定を行ったところ、室温で３４０
０〜３７００ｃｍ２／ｖ Ｈｓ、 ７７にで１３５００
０〜１４１０００ｃｍ２／ ｖ −ｓという大きな正孔
移動度が再現性良く得られた。
電子帯上端のエネルギーがより高いＧｅ層に正孔がたま
る選択ドーピング構造であり、スペーサ層は３０人とし
た。また歪超格子層の上に３００人のノンドープＳｉを
成長した。成長した結晶に対して通常のファン・デル・
ボウ法によるホール測定を行ったところ、室温で３４０
０〜３７００ｃｍ２／ｖ Ｈｓ、 ７７にで１３５００
０〜１４１０００ｃｍ２／ ｖ −ｓという大きな正孔
移動度が再現性良く得られた。
この歪超格子中の高移動度正孔を利用して電界効果トラ
ンジスタを試作した。電界効果トランジスタはブレーナ
構造で、ＰｔゲートとＡＮオーミックコンタクトを有す
る。ゲート長は１μｍでゲト・ソース間は０．５μｍで
ある。測定値より求めた真性相互コンダクタンスは、室
温で４８０ｍ５ ／ ｍｍ。
ンジスタを試作した。電界効果トランジスタはブレーナ
構造で、ＰｔゲートとＡＮオーミックコンタクトを有す
る。ゲート長は１μｍでゲト・ソース間は０．５μｍで
ある。測定値より求めた真性相互コンダクタンスは、室
温で４８０ｍ５ ／ ｍｍ。
７７にで５５０ｍ５／ｍｍという非常に大きな値が得ら
れた。
れた。
（実施例４）
面方位（１００）絶縁性ＧａＡｓ基板上に、本発明によ
るＧａＡｓ／Ｇａｏ、ｔｓｌ ｎｏ、ｚｓＡｓ歪超格子
を分子線エピタキシャル成長して、バルクの正孔移動度
と較べて２倍から７倍という大きな正孔移動度が得られ
た。またそれを利用した電界効果トランジスタにおいて
高特性が得られた。
るＧａＡｓ／Ｇａｏ、ｔｓｌ ｎｏ、ｚｓＡｓ歪超格子
を分子線エピタキシャル成長して、バルクの正孔移動度
と較べて２倍から７倍という大きな正孔移動度が得られ
た。またそれを利用した電界効果トランジスタにおいて
高特性が得られた。
実験には９９．９９９９９％のＧａソース、 ９９．９
９９９％のＩｎソース、 ９９．９９９９９％のＡｓソ
ースを用いた。
９９９％のＩｎソース、 ９９．９９９９９％のＡｓソ
ースを用いた。
成長室温のベース真空度は５ Ｘ １０−” Ｔｏｒｒ
であった。成長した歪超格子は、ミスフィツト転位が発
生しない為に十分薄いＧａＡｓとＧａ６．７５１ ｎｏ
、２ｓＡｓの５周期から成り、歪超格子全体の層厚も、
歪超格子／基板界面にミスフィツト転位が発生しない為
の薄さになっている。ＧａＡｓ層にのみＢｅをドーピン
グして価電子帯上端のエネルギーがより高いＧ ａ ｏ
、ｙｓ Ｉ ｎｏ、ｚｓＡ ｓ層に正孔がたまる選択ド
ーピング構造であり、スペーサ厚は３０人とした。また
歪超格子層の上に３００人のノンドープＧａＡｓを成長
した。成長した結晶に対して通常のファン・デル・ボウ
法によるホール測定を行ったところ室温で２５０〜２７
０ｃｍ”／ｖ−ｓ、 ７７にで５３００〜５５００ｃｍ
２／ ｖ −ｓという大きな正札移動度が再現性良く得
られた。
であった。成長した歪超格子は、ミスフィツト転位が発
生しない為に十分薄いＧａＡｓとＧａ６．７５１ ｎｏ
、２ｓＡｓの５周期から成り、歪超格子全体の層厚も、
歪超格子／基板界面にミスフィツト転位が発生しない為
の薄さになっている。ＧａＡｓ層にのみＢｅをドーピン
グして価電子帯上端のエネルギーがより高いＧ ａ ｏ
、ｙｓ Ｉ ｎｏ、ｚｓＡ ｓ層に正孔がたまる選択ド
ーピング構造であり、スペーサ厚は３０人とした。また
歪超格子層の上に３００人のノンドープＧａＡｓを成長
した。成長した結晶に対して通常のファン・デル・ボウ
法によるホール測定を行ったところ室温で２５０〜２７
０ｃｍ”／ｖ−ｓ、 ７７にで５３００〜５５００ｃｍ
２／ ｖ −ｓという大きな正札移動度が再現性良く得
られた。
この歪超格子中の高移動度正孔を利用して電界効果トラ
ンジスタを試作した。電界効果トランジスタはプレーナ
構造でＴ ｉ Ａ ｕゲートとＡ ｕ Ｚ ｎＮｉオー
ミックコンタクトを有する。ゲート長は１μｍでゲート
・ソース間は０．５μｍである。測定値より求めた真性
相互コンダクタンスは、室温で３２０ｍ５／ｍｍ、 ７
７にで４９０１１１Ｓ／１１１１１１という非常に大き
な値が得られた。
ンジスタを試作した。電界効果トランジスタはプレーナ
構造でＴ ｉ Ａ ｕゲートとＡ ｕ Ｚ ｎＮｉオー
ミックコンタクトを有する。ゲート長は１μｍでゲート
・ソース間は０．５μｍである。測定値より求めた真性
相互コンダクタンスは、室温で３２０ｍ５／ｍｍ、 ７
７にで４９０１１１Ｓ／１１１１１１という非常に大き
な値が得られた。
以上の実施例１〜４において成長した混晶半導体の組成
は絶対的なものではなく、他のあらゆる組成を用いた場
合でも、歪超格子中の正孔に対する井戸層側に必要な歪
が印加され、それによって価電子帯不連続量が増大する
と同時にミスフィツト転位が発生しない限りにおいて、
以上の実施例と同様な効果が得られる。
は絶対的なものではなく、他のあらゆる組成を用いた場
合でも、歪超格子中の正孔に対する井戸層側に必要な歪
が印加され、それによって価電子帯不連続量が増大する
と同時にミスフィツト転位が発生しない限りにおいて、
以上の実施例と同様な効果が得られる。
また、以上の実施例に示したような選択ドーピング構造
でなくても一様ドーピングあるいは井戸層にのみドーピ
ングした場合でも、本質的には同様に正孔移動度は増大
し、トランジスタの性能は向上する。ただし、その場合
ドーパントによる不純物散乱機構の為に正孔移動度の増
加、及びそれを用いたトランジスタの性能向上は、選択
ドーピング構造を用いた場合より小さなものとなる。
でなくても一様ドーピングあるいは井戸層にのみドーピ
ングした場合でも、本質的には同様に正孔移動度は増大
し、トランジスタの性能は向上する。ただし、その場合
ドーパントによる不純物散乱機構の為に正孔移動度の増
加、及びそれを用いたトランジスタの性能向上は、選択
ドーピング構造を用いた場合より小さなものとなる。
以上の実施例においては、半導体の変形ポテンシャルが
負の場合のみを考えた為に井戸層に圧縮歪が印加される
ように設計したが、変形ポテンシャルが正の場合には引
張歪を印加すれば同様の効果が得られる。
負の場合のみを考えた為に井戸層に圧縮歪が印加される
ように設計したが、変形ポテンシャルが正の場合には引
張歪を印加すれば同様の効果が得られる。
以上の実施例においては選択ドーピング構造を利用した
電界効果トランジスタを示したが、この歪超格子の概念
はＭＩＳタイプあるいはＳＩＳタイプの電界効果トラン
ジスタに対しても全く同様に応用可能である。
電界効果トランジスタを示したが、この歪超格子の概念
はＭＩＳタイプあるいはＳＩＳタイプの電界効果トラン
ジスタに対しても全く同様に応用可能である。
以上説明したように、本発明によれば歪超格子において
価電子帯不連続量を、歪のない時と較べて大きくするこ
とによって、正孔の有効質量を小さくすることができる
ので、正孔移動度を増大させるという効果がある。
価電子帯不連続量を、歪のない時と較べて大きくするこ
とによって、正孔の有効質量を小さくすることができる
ので、正孔移動度を増大させるという効果がある。
第１図は本発明の基礎となる正孔移動度と印加される歪
との関係を表すグラフ、 第２図は本発明の作用を示す、価電子帯不連続量と印加
される歪との関係を表すバンド図である。 １・・・・・ＧａＩｎＡＳ ２− ・・ＡＮＩｎＡｓ ３・・・・・伝導帯下端 ４・・・・・価電子帯上端
との関係を表すグラフ、 第２図は本発明の作用を示す、価電子帯不連続量と印加
される歪との関係を表すバンド図である。 １・・・・・ＧａＩｎＡＳ ２− ・・ＡＮＩｎＡｓ ３・・・・・伝導帯下端 ４・・・・・価電子帯上端
Claims (1)
- （１）二種の半導体からなり、これら半導体間の重い正
孔に対する価電子帯不連続量を、歪を印加することによ
り増大させた歪超格子を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22373486A JPS6380520A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22373486A JPS6380520A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6380520A true JPS6380520A (ja) | 1988-04-11 |
Family
ID=16802852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22373486A Pending JPS6380520A (ja) | 1986-09-24 | 1986-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6380520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608230A (en) * | 1992-12-21 | 1997-03-04 | The Furukawa Electric Co., Ltd. | Strained superlattice semiconductor photodetector having a side contact structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248480A (ja) * | 1985-04-24 | 1986-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電界効果トランジスタ |
| JPS62211964A (ja) * | 1986-03-13 | 1987-09-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPS6351678A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 半導体装置 |
-
1986
- 1986-09-24 JP JP22373486A patent/JPS6380520A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248480A (ja) * | 1985-04-24 | 1986-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電界効果トランジスタ |
| JPS62211964A (ja) * | 1986-03-13 | 1987-09-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPS6351678A (ja) * | 1986-08-20 | 1988-03-04 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608230A (en) * | 1992-12-21 | 1997-03-04 | The Furukawa Electric Co., Ltd. | Strained superlattice semiconductor photodetector having a side contact structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Guldner et al. | Two‐dimensional electron gas in a In0. 53Ga0. 47As‐InP heterojunction grown by metalorganic chemical vapor deposition | |
| US5831296A (en) | Semiconductor device | |
| JPH06140624A (ja) | ショットキー接合素子 | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| US5449928A (en) | Compound semiconductor substrate having a hetero-junction and a field-effect transistor using the same | |
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JPS6380520A (ja) | 半導体装置 | |
| JPS5963769A (ja) | 高速半導体素子 | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JPH0567056B2 (ja) | ||
| JP2572484B2 (ja) | 電界効果トランジスタ | |
| JP3275895B2 (ja) | ＧａＩｎＰ系積層構造体の製造方法 | |
| JP2661557B2 (ja) | 電界効果型半導体装置 | |
| JPS63222418A (ja) | 半導体装置 | |
| JPH01124268A (ja) | 共鳴トンネリングバリア構造デバイス | |
| JPS61268069A (ja) | 半導体装置 | |
| JP2687937B2 (ja) | 電界効果トランジスタ | |
| JPH088354B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0964062A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3567500B2 (ja) | ホール素子 | |
| JPS63222417A (ja) | 半導体装置 | |
| JPH028450B2 (ja) |