JPH06140624A - ショットキー接合素子 - Google Patents
ショットキー接合素子Info
- Publication number
- JPH06140624A JPH06140624A JP4308189A JP30818992A JPH06140624A JP H06140624 A JPH06140624 A JP H06140624A JP 4308189 A JP4308189 A JP 4308189A JP 30818992 A JP30818992 A JP 30818992A JP H06140624 A JPH06140624 A JP H06140624A
- Authority
- JP
- Japan
- Prior art keywords
- schottky junction
- schottky
- layer
- superlattice structure
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ショットキ−バリア高さを保持したままで、
価電子帯上端の凸部による正孔のパイルアップを解消
し、高速応答を可能にするショットキー接合素子を提供
する。 【構成】 半導体4と金属8とで形成されるショットキ
ー接合を有し、前記半導体4と金属8の界面に超格子構
造5を設けたショットキー接合素子において、超格子構
造5の価電子帯の上端を一方向に階段状に変化するよう
にする。
価電子帯上端の凸部による正孔のパイルアップを解消
し、高速応答を可能にするショットキー接合素子を提供
する。 【構成】 半導体4と金属8とで形成されるショットキ
ー接合を有し、前記半導体4と金属8の界面に超格子構
造5を設けたショットキー接合素子において、超格子構
造5の価電子帯の上端を一方向に階段状に変化するよう
にする。
Description
【0001】
【産業上の利用分野】本発明は、半導体と金属とで構成
されるショットキ−接合を有するショットキー接合素子
に関する。
されるショットキ−接合を有するショットキー接合素子
に関する。
【0002】
【従来技術】InPに格子整合するIn0.53Ga0.47A
sは、低電界時の移動度が大きい、飽和速度が大きい、
バンドギャップが0.74eVと小さく、光通信用の波
長帯1.3〜1.65μmの光を吸収できるなどの特徴
をもつ。このため、In0.53Ga0.47Asと金属とのシ
ョットキ−接合を利用したMESFETやホトダイオー
ドが検討されている。しかし、上記ショットキ−接合は
バリア高さが低く、リーク電流が大きいという問題を有
し、この問題を改善するために次のような手段が検討さ
れてきた。即ち、 1)界面にSiO2 層を用いる(文献1参照)。 2)界面にn−In0.52Al0.48As層を用いる(文献
2参照)。 3)図3(a)、(b)に示すように、界面にIn0.53
Ga0.47As/In0.52Al0.48AsからなるGrad
ed超格子15を用いる(文献3参照)。図中、11は
Au/Ge−Niオーミック電極、12はn+ −InP
基板、13は厚さ0.5μmのn+ −In0.53Ga0.47
As層、14は厚さ1.5μmのn−In0.53Ga0.47
As層、15はGraded超格子構造、16はAuシ
ョットキー電極である。ここで、Graded超格子1
5とは、In0.53Ga0.47As薄膜層15aとIn0.52
Al0.48As薄膜層15bを交互に積層したもので、I
n0.53Ga0.47As薄膜層15aの厚さとIn0.52Al
0.48As薄膜層15bの厚さは逆方向に徐々に変化して
いるものである。この例では、Auショットキー電極1
6に対してショットキ−バリア高さが0.2eVから0
.71eVに改善されている。このショットキ−バリ
ア高さの増大の原因としては、Graded超格子15
の平均組成に対応する実効的バンドギャップの増大に由
来するという説明がなされている。 4)界面にInGaAs/InAlAs多重量子障壁層
を用いる(文献4参照)。この例では、Au電極に対し
てショットキ−バリア高さが0.2eVから1.3〜
1.7eV程度改善されている。 文献1: D.V.Morgan et al.,Electron.Lett.14,737(1
978). 文献2: J.Barrard et al.,IEEE Electron Device Le
tt.EDL-1,174(1980). 文献3: D.H.Lee et al.,Appl.Phys.Lett.19,1863(19
89). 文献4: 特願平4−1434420.
sは、低電界時の移動度が大きい、飽和速度が大きい、
バンドギャップが0.74eVと小さく、光通信用の波
長帯1.3〜1.65μmの光を吸収できるなどの特徴
をもつ。このため、In0.53Ga0.47Asと金属とのシ
ョットキ−接合を利用したMESFETやホトダイオー
ドが検討されている。しかし、上記ショットキ−接合は
バリア高さが低く、リーク電流が大きいという問題を有
し、この問題を改善するために次のような手段が検討さ
れてきた。即ち、 1)界面にSiO2 層を用いる(文献1参照)。 2)界面にn−In0.52Al0.48As層を用いる(文献
2参照)。 3)図3(a)、(b)に示すように、界面にIn0.53
Ga0.47As/In0.52Al0.48AsからなるGrad
ed超格子15を用いる(文献3参照)。図中、11は
Au/Ge−Niオーミック電極、12はn+ −InP
基板、13は厚さ0.5μmのn+ −In0.53Ga0.47
As層、14は厚さ1.5μmのn−In0.53Ga0.47
As層、15はGraded超格子構造、16はAuシ
ョットキー電極である。ここで、Graded超格子1
5とは、In0.53Ga0.47As薄膜層15aとIn0.52
Al0.48As薄膜層15bを交互に積層したもので、I
n0.53Ga0.47As薄膜層15aの厚さとIn0.52Al
0.48As薄膜層15bの厚さは逆方向に徐々に変化して
いるものである。この例では、Auショットキー電極1
6に対してショットキ−バリア高さが0.2eVから0
.71eVに改善されている。このショットキ−バリ
ア高さの増大の原因としては、Graded超格子15
の平均組成に対応する実効的バンドギャップの増大に由
来するという説明がなされている。 4)界面にInGaAs/InAlAs多重量子障壁層
を用いる(文献4参照)。この例では、Au電極に対し
てショットキ−バリア高さが0.2eVから1.3〜
1.7eV程度改善されている。 文献1: D.V.Morgan et al.,Electron.Lett.14,737(1
978). 文献2: J.Barrard et al.,IEEE Electron Device Le
tt.EDL-1,174(1980). 文献3: D.H.Lee et al.,Appl.Phys.Lett.19,1863(19
89). 文献4: 特願平4−1434420.
【0003】
【発明が解決しようとする課題】しかしながら、上述の
Graded超格子や多重量子障壁層をショットキ−界
面に用いると、これらの超格子構造の価電子帯上端が凸
凹状に変化しているため、正孔は、半導体側から金属側
に流れる際に、価電子帯上端の凸部(へテロバンド不連
続部分ΔEv ) にパイルアップされ、高速応答が困難に
なるという問題があった。本発明の目的は、ショットキ
−接合において、バリア高さを高くするために導入した
Graded超格子や多重量子障壁層などの超格子構造
において、ショットキ−バリア高さを保持したままで、
価電子帯上端の凸部による正孔のパイルアップを解消
し、高速応答を可能にすることである。
Graded超格子や多重量子障壁層をショットキ−界
面に用いると、これらの超格子構造の価電子帯上端が凸
凹状に変化しているため、正孔は、半導体側から金属側
に流れる際に、価電子帯上端の凸部(へテロバンド不連
続部分ΔEv ) にパイルアップされ、高速応答が困難に
なるという問題があった。本発明の目的は、ショットキ
−接合において、バリア高さを高くするために導入した
Graded超格子や多重量子障壁層などの超格子構造
において、ショットキ−バリア高さを保持したままで、
価電子帯上端の凸部による正孔のパイルアップを解消
し、高速応答を可能にすることである。
【0004】
【課題を解決するための手段】本発明は上記問題点を解
決したショットキー接合素子を提供するもので、半導体
と金属とで形成されるショットキー接合を有し、前記半
導体と金属の界面に超格子構造を設けたショットキー接
合素子において、超格子構造は、その価電子帯の上端が
一方向に階段状に変化していることを特徴とするもので
ある。
決したショットキー接合素子を提供するもので、半導体
と金属とで形成されるショットキー接合を有し、前記半
導体と金属の界面に超格子構造を設けたショットキー接
合素子において、超格子構造は、その価電子帯の上端が
一方向に階段状に変化していることを特徴とするもので
ある。
【0005】
【作用】上述のような超格子構造を、半導体と金属から
なるショットキ−接合界面に設けると、次のような効果
がある。即ち、超格子構造は、価電子帯の上端が一方向
に階段状に変化しているため、価電子帯の上端に凸部が
なく、正孔がパイルアップされないので、高速応答が可
能になる。従って、本発明によれば、従来通りにリーク
電流が小さく、かつ、高速応答が可能なショットキー接
合素子を実現することができる。
なるショットキ−接合界面に設けると、次のような効果
がある。即ち、超格子構造は、価電子帯の上端が一方向
に階段状に変化しているため、価電子帯の上端に凸部が
なく、正孔がパイルアップされないので、高速応答が可
能になる。従って、本発明によれば、従来通りにリーク
電流が小さく、かつ、高速応答が可能なショットキー接
合素子を実現することができる。
【0006】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図1(a)は本発明にかかる半導体
素子の一実施例であるショットキーダイオードの断面図
である。このショットキーダイオードは、文献3に示さ
れている素子を改良したものである。図中、1はAu/
Ge−Niオーミック電極、2はn+ −InP基板、3
はInPに格子整合する厚さ0.5μmのn+ −In
0.53Ga0.47As層、4は厚さ1.5μmのn−In
0.53Ga0.47As層、5は超格子構造、8はAuショッ
トキー電極である。
を詳細に説明する。図1(a)は本発明にかかる半導体
素子の一実施例であるショットキーダイオードの断面図
である。このショットキーダイオードは、文献3に示さ
れている素子を改良したものである。図中、1はAu/
Ge−Niオーミック電極、2はn+ −InP基板、3
はInPに格子整合する厚さ0.5μmのn+ −In
0.53Ga0.47As層、4は厚さ1.5μmのn−In
0.53Ga0.47As層、5は超格子構造、8はAuショッ
トキー電極である。
【0007】この超格子構造5のエネルギーバンド構造
を図1(b)に示す。超格子構造5は、n−In0.53G
a0.47As層4側から、厚さ40Å程度の圧縮歪み層6
a、6b・・・と引っ張り歪み層7a、7b・・・を交
互に合わせて15層を積層したものである。これらの圧
縮歪み層6a、6b・・・と引っ張り歪み層7a、7b
・・・は、超格子構造5内では歪みが相互に打ち消さ
れ、超格子構造5内に転位が導入されないように積層さ
れている。また、隣接する圧縮歪み層6a、6b・・・
と引っ張り歪み層7a、7b・・・間の価電子帯上端の
へテロバンド不連続部分ΔEv を15meVになるよう
にし、かつ、価電子帯上端がn−In0.53Ga0.47As
層4側から階段状に下がるようにした。
を図1(b)に示す。超格子構造5は、n−In0.53G
a0.47As層4側から、厚さ40Å程度の圧縮歪み層6
a、6b・・・と引っ張り歪み層7a、7b・・・を交
互に合わせて15層を積層したものである。これらの圧
縮歪み層6a、6b・・・と引っ張り歪み層7a、7b
・・・は、超格子構造5内では歪みが相互に打ち消さ
れ、超格子構造5内に転位が導入されないように積層さ
れている。また、隣接する圧縮歪み層6a、6b・・・
と引っ張り歪み層7a、7b・・・間の価電子帯上端の
へテロバンド不連続部分ΔEv を15meVになるよう
にし、かつ、価電子帯上端がn−In0.53Ga0.47As
層4側から階段状に下がるようにした。
【0008】具体的には、圧縮歪み層6a、6b・・・
と引っ張り歪み層7a、7b・・・の組成は文献5に基
づいて設定した。文献5によれば、GaAsSb、Ga
InAs、AlInAsおよびAlAsSbの価電子帯
エネルギー(AlAsを基準として)と格子定数の間に
は、図2に示す関係がある。そこで、InPに格子整合
したn−In0.53Ga0.47As層4 に接する圧縮歪み層
6aをAl0.25In0.75As、次の引っ張り歪み層7a
をGaAs0.76Sb0.24、以下、ΔEv が15meVに
なるようにして、圧縮歪み層6b、・・・の組成をライ
ンに沿ってInAs→AlAs方向に変化させ、引っ
張り歪み層7b、・・・の組成をラインに沿ってGa
Sb→GaAs方向に変化させる。このようにすると、
InPよりも格子定数の大きい圧縮歪み層6a、6b・
・・には圧縮歪みが加わり、InPよりも格子定数の小
さい引っ張り歪み層7a、7b・・・には引っ張り歪み
が加わる。また、圧縮歪みと引っ張り歪みの量を同程度
にしてバランスをとり、転位の導入を阻止するために、
GaAs0.8 Sb0.2 からなる引っ張り歪み層7m以降
の引っ張り歪み層7n、7o・・・は、GaAsSbで
なくInGaAsとして、引っ張り歪み層7nの組成を
In0.4 Ga0.6 Asとし、以下、ラインに沿ってI
nAs→GaAs方向に変化させる。最後に、Auショ
ットキー電極8側にはInPに格子整合するn−In
0.52Al0.48As層9を積層する。なお、圧縮歪み層6
a、6b・・・と引っ張り歪み層7a、7b・・・の各
層のドーピング濃度はn〜5×1015cm-3とした。
と引っ張り歪み層7a、7b・・・の組成は文献5に基
づいて設定した。文献5によれば、GaAsSb、Ga
InAs、AlInAsおよびAlAsSbの価電子帯
エネルギー(AlAsを基準として)と格子定数の間に
は、図2に示す関係がある。そこで、InPに格子整合
したn−In0.53Ga0.47As層4 に接する圧縮歪み層
6aをAl0.25In0.75As、次の引っ張り歪み層7a
をGaAs0.76Sb0.24、以下、ΔEv が15meVに
なるようにして、圧縮歪み層6b、・・・の組成をライ
ンに沿ってInAs→AlAs方向に変化させ、引っ
張り歪み層7b、・・・の組成をラインに沿ってGa
Sb→GaAs方向に変化させる。このようにすると、
InPよりも格子定数の大きい圧縮歪み層6a、6b・
・・には圧縮歪みが加わり、InPよりも格子定数の小
さい引っ張り歪み層7a、7b・・・には引っ張り歪み
が加わる。また、圧縮歪みと引っ張り歪みの量を同程度
にしてバランスをとり、転位の導入を阻止するために、
GaAs0.8 Sb0.2 からなる引っ張り歪み層7m以降
の引っ張り歪み層7n、7o・・・は、GaAsSbで
なくInGaAsとして、引っ張り歪み層7nの組成を
In0.4 Ga0.6 Asとし、以下、ラインに沿ってI
nAs→GaAs方向に変化させる。最後に、Auショ
ットキー電極8側にはInPに格子整合するn−In
0.52Al0.48As層9を積層する。なお、圧縮歪み層6
a、6b・・・と引っ張り歪み層7a、7b・・・の各
層のドーピング濃度はn〜5×1015cm-3とした。
【0009】ここで、ΔEv が15meVになるように
設定した理由は、熱エネルギーが常温でkT〜25me
Vであるため、ΔEv をそれ以下にすることにより、正
孔の価電子帯におけるパイルアップを防ぐことが出来る
からである。本実施例は、MOCVD、MBE、ガスソ
ースMBEなどの超薄膜制御性に優れた結晶成長法を用
いて作製することができる。なお、本発明の超格子構造
は上記実施例に限定されず、文献4の多重量子障壁層を
変形し、上記実施例と同様の材質を用いてもよい。ま
た、上記実施例は、InP基板上のショットキー接合に
ついて説明したが、本発明はGaAs基板上のショット
キー接合にも適用可能である。さらに、上記実施例で
は、ショットキーダイオード(フォトダイオードを含
む)について説明したが、本発明はSIS型FET、H
EMTへも応用できる。 文献5: F.L.Schuermeyer et al.,Appl.Phys.Lett.5
5,1877(1989) .
設定した理由は、熱エネルギーが常温でkT〜25me
Vであるため、ΔEv をそれ以下にすることにより、正
孔の価電子帯におけるパイルアップを防ぐことが出来る
からである。本実施例は、MOCVD、MBE、ガスソ
ースMBEなどの超薄膜制御性に優れた結晶成長法を用
いて作製することができる。なお、本発明の超格子構造
は上記実施例に限定されず、文献4の多重量子障壁層を
変形し、上記実施例と同様の材質を用いてもよい。ま
た、上記実施例は、InP基板上のショットキー接合に
ついて説明したが、本発明はGaAs基板上のショット
キー接合にも適用可能である。さらに、上記実施例で
は、ショットキーダイオード(フォトダイオードを含
む)について説明したが、本発明はSIS型FET、H
EMTへも応用できる。 文献5: F.L.Schuermeyer et al.,Appl.Phys.Lett.5
5,1877(1989) .
【0010】
【発明の効果】以上説明したように本発明によれば、半
導体と金属とで形成されるショットキー接合を有し、前
記半導体と金属の界面に超格子構造を設けたショットキ
ー接合素子において、超格子構造は、その価電子帯の上
端が一方向に階段状に変化しているため、ショットキ−
バリア高さを保持したままで、価電子帯上端の凸部によ
る正孔のパイルアップを解消し、高速応答を可能にする
ことができるという優れた効果がある。
導体と金属とで形成されるショットキー接合を有し、前
記半導体と金属の界面に超格子構造を設けたショットキ
ー接合素子において、超格子構造は、その価電子帯の上
端が一方向に階段状に変化しているため、ショットキ−
バリア高さを保持したままで、価電子帯上端の凸部によ
る正孔のパイルアップを解消し、高速応答を可能にする
ことができるという優れた効果がある。
【図1】(a)、(b)はそれぞれ、本発明にかかるシ
ョットキー接合素子の一実施例であるショットキーダイ
オードの断面図と、そこに用いられた超格子構造のエネ
ルギーバンド構造を示す図である。
ョットキー接合素子の一実施例であるショットキーダイ
オードの断面図と、そこに用いられた超格子構造のエネ
ルギーバンド構造を示す図である。
【図2】3−5族化合物半導体の格子定数と価電子帯エ
ネルギーの関係を示す図である。
ネルギーの関係を示す図である。
【図3】(a)、(b)はそれぞれ、従来のショットキ
ーダイオードの断面図と、そこに用いられたGrade
d超格子構造のエネルギーバンド構造を示す図である。
ーダイオードの断面図と、そこに用いられたGrade
d超格子構造のエネルギーバンド構造を示す図である。
1 Au/Ge−Niオーミック電極 2 n+ −InP基板 3 n+ −In0.53Ga0.47As層 4 n−In0.53Ga0.47As層 5 超格子構造 6a、b、・・・ 圧縮歪み層 7a、b、・・・ 引っ張り歪み層 8 Auショットキー電極 9 n−In0.52Al0.48As層
Claims (2)
- 【請求項1】 半導体と金属とで形成されるショットキ
ー接合を有し、前記半導体と金属の界面に超格子構造を
設けたショットキー接合素子において、超格子構造は、
その価電子帯の上端が一方向に階段状に変化しているこ
とを特徴とするショットキー接合素子。 - 【請求項2】 InP基板上に、GaInAsまたはG
aAsSbからなる引っ張り歪み層と、AlInAsか
らなる圧縮歪み層を交互に積層してなる超格子構造を設
けたことを特徴とする請求項1記載のショットキー接合
素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4308189A JPH06140624A (ja) | 1992-10-22 | 1992-10-22 | ショットキー接合素子 |
EP93308406A EP0594442B1 (en) | 1992-10-22 | 1993-10-21 | Schottky junction device |
DE69328759T DE69328759T2 (de) | 1992-10-22 | 1993-10-21 | Schottky-Übergang Anordnung |
US08/441,640 US5572043A (en) | 1992-10-22 | 1995-05-15 | Schottky junction device having a Schottky junction of a semiconductor and a metal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4308189A JPH06140624A (ja) | 1992-10-22 | 1992-10-22 | ショットキー接合素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06140624A true JPH06140624A (ja) | 1994-05-20 |
Family
ID=17977989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4308189A Pending JPH06140624A (ja) | 1992-10-22 | 1992-10-22 | ショットキー接合素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5572043A (ja) |
EP (1) | EP0594442B1 (ja) |
JP (1) | JPH06140624A (ja) |
DE (1) | DE69328759T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7081639B2 (en) | 2000-06-06 | 2006-07-25 | Fujitsu Quantum Devices Limited | Semiconductor photodetection device and fabrication process thereof |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997177A (ja) * | 1995-09-29 | 1997-04-08 | Toshiba Corp | コンピュータシステムの割り込み制御方式 |
WO1998059365A1 (en) | 1997-06-24 | 1998-12-30 | Massachusetts Institute Of Technology | CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION |
US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
US6380552B2 (en) | 1999-05-28 | 2002-04-30 | Hrl Laboratories, Llc | Low turn-on voltage InP Schottky device and method |
WO2002015244A2 (en) | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
WO2002082514A1 (en) | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
US7060632B2 (en) | 2002-03-14 | 2006-06-13 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7335545B2 (en) | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
US7307273B2 (en) | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7615829B2 (en) | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
AU2003247513A1 (en) | 2002-06-10 | 2003-12-22 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
EP2337062A3 (en) | 2003-01-27 | 2016-05-04 | Taiwan Semiconductor Manufacturing Company, Limited | Method for making semiconductor structures with structural homogeneity |
EP1602125B1 (en) | 2003-03-07 | 2019-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation process |
US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
US10381502B2 (en) * | 2015-09-09 | 2019-08-13 | Teledyne Scientific & Imaging, Llc | Multicolor imaging device using avalanche photodiode |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984589A (ja) * | 1982-11-08 | 1984-05-16 | Fujitsu Ltd | アバランシフオトダイオード |
US4616241A (en) * | 1983-03-22 | 1986-10-07 | The United States Of America As Represented By The United States Department Of Energy | Superlattice optical device |
US5115294A (en) * | 1989-06-29 | 1992-05-19 | At&T Bell Laboratories | Optoelectronic integrated circuit |
JPH08111541A (ja) * | 1989-12-08 | 1996-04-30 | Hitachi Ltd | 半導体装置 |
EP0506127B1 (en) * | 1991-03-28 | 1999-06-09 | Nec Corporation | Semiconductor photodetector using avalanche multiplication |
JPH04372178A (ja) * | 1991-06-21 | 1992-12-25 | Nec Corp | 半導体受光素子 |
-
1992
- 1992-10-22 JP JP4308189A patent/JPH06140624A/ja active Pending
-
1993
- 1993-10-21 DE DE69328759T patent/DE69328759T2/de not_active Expired - Fee Related
- 1993-10-21 EP EP93308406A patent/EP0594442B1/en not_active Expired - Lifetime
-
1995
- 1995-05-15 US US08/441,640 patent/US5572043A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7081639B2 (en) | 2000-06-06 | 2006-07-25 | Fujitsu Quantum Devices Limited | Semiconductor photodetection device and fabrication process thereof |
Also Published As
Publication number | Publication date |
---|---|
US5572043A (en) | 1996-11-05 |
EP0594442A2 (en) | 1994-04-27 |
DE69328759T2 (de) | 2001-02-01 |
EP0594442B1 (en) | 2000-05-31 |
EP0594442A3 (en) | 1995-03-15 |
DE69328759D1 (de) | 2000-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06140624A (ja) | ショットキー接合素子 | |
EP0232431B1 (en) | Semiconductor device | |
US5539221A (en) | Staircase avalanche photodiode | |
EP0506127B1 (en) | Semiconductor photodetector using avalanche multiplication | |
JPH0812916B2 (ja) | 電界効果トランジスタ | |
US5729030A (en) | Semiconductor device | |
US5907164A (en) | InAlAs/InGaAs heterojunction field effect type semiconductor device | |
US5856685A (en) | Heterojunction field effect transistor | |
KR920006434B1 (ko) | 공진 터널링 장벽구조장치 | |
JPH08255950A (ja) | 半導体レーザ | |
US5912480A (en) | Heterojunction semiconductor device | |
JPH02119274A (ja) | アバランシェフォトダイオード | |
JPH06188449A (ja) | Msm型受光素子 | |
JPH0834338B2 (ja) | 半導体レーザ | |
US5383213A (en) | Semiconductor device with current confinement structure | |
JP2586640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH084140B2 (ja) | 電界効果トランジスタ | |
JPH06204457A (ja) | 多重量子障壁ショットキー接合素子 | |
JP2856323B2 (ja) | 半導体装置 | |
JP3157509B2 (ja) | 半導体受光素子 | |
JPH0243341B2 (ja) | ||
JP2695092B2 (ja) | 超格子受光素子 | |
JP3018589B2 (ja) | 半導体受光素子 | |
JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2555601B2 (ja) | 共鳴トンネル半導体装置 |