JPS6379322A - レジストパタ−ン形成方法 - Google Patents

レジストパタ−ン形成方法

Info

Publication number
JPS6379322A
JPS6379322A JP22353886A JP22353886A JPS6379322A JP S6379322 A JPS6379322 A JP S6379322A JP 22353886 A JP22353886 A JP 22353886A JP 22353886 A JP22353886 A JP 22353886A JP S6379322 A JPS6379322 A JP S6379322A
Authority
JP
Japan
Prior art keywords
film
resist
resist film
reflected light
reflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22353886A
Other languages
English (en)
Inventor
Masamitsu Imai
今井 政光
Tatsumi Shirasu
白須 辰美
Tetsuya Mizutani
哲也 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22353886A priority Critical patent/JPS6379322A/ja
Publication of JPS6379322A publication Critical patent/JPS6379322A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レジストパターンの精度向上に適用して有効
な技術に関する。
〔従来の技術〕
半導体装置の製造工程の一つである、いわゆるウニハエ
程においては、シリコン(Sl)単結晶等の半導体基板
に不純物イオンを打ち込む場合や配線を形成する場合等
では、通常上記半導体基板に塗布形成したレジスト膜を
所定形状に露光・現像して形成したレジストパターンを
マスクとして利用することが行われている。この技術に
ついては、たとえば昭和59年11月20日、工業調査
会発行「電子材料J 1984年別冊、P68〜P70
に説明がある。
ところで、一般にレジストパターンの形成は、被加工体
の表面にレジスト膜を塗布形成し、そのレジスト膜にマ
スクパターンを露光し、次いで該レジスト膜を現像して
該マスクパターンを転写することによって達成される。
上記マスクパターンの露光は、レジスト膜の上方に位置
させた遮光用のマスクを通して、いわゆるg線等の露光
光を該レジスト膜に照射することにより行われる。
〔発明が解決しようとする問題点〕
上記のようにレジスト膜を露光する場合、レジスト膜が
一層構造であれば該レジスト膜に入射した露光光は上記
被加工体表面で反射されることになる。このようにレジ
スト膜内部に反射光が生じると、その反射光は再びレジ
スト膜の表面で再反射を受け、さらにその再反射された
反射光は上記被加工体表面で再再反射を受ける等の多重
反射を行うことになる。g線等のような特定波長域の露
光光が上記の如く多重反射され、その際の各反射光の位
相が揃う場合にはレジスト膜内部に定在波が形成される
ことがある。上記定在波はその復の部分に感光能力を有
しているが節の部分にはその能力がない。そのため、上
記レジスト膜にはその厚さ方向に感光部と未感光部とが
交互に形成される、いわゆる定在波効果が生じる問題が
ある。
本発明の目的は、レジスト膜を露光・現像して形成する
レジストパターンの寸法精度を向上できる技術を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から胡らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、被加工体の表面に第1反射防止膜を、その第
1反射防止膜4上に該第1反射防止膜より大きな屈折率
を存する第2反射防止膜をそれぞれ被着形成し、その第
2反射防止膜の上に該第2反射防止膜よりlハさい屈折
率を有するレジスト膜を塗布形成し、該レジスト膜の露
光・現像を行いレジストパターンを形成するものである
〔作用〕
上記した手段によれば、レジスト膜内部を通過する反射
光の中、その中心をなすレジスト膜と第2反射防止膜と
の界面からの第1反射光と、第2反射防止膜と第1反射
防止膜との界面からの第2反射光とを、その位相を逆転
させることができることにより、上記第1反射光の強度
を第2反射光で相殺することができるため、その結果と
してレジスト膜を通る総和としての反射光の光強度を減
少させることができるものである。このように総反射光
の強度を減少でき、反射率を低減できることから、レジ
スト膜における反射光の発生に起因する定在波の発生を
防止でき、ひいては定在波効果をも有効に防止すること
ができる。そのため、レジスト膜を露光・現像して形成
するレジストパターンの寸法精度を高めることができる
〔実施例〕
第1図は本発明による一実施例であるレジストパターン
形成方法を適用する半導体ウェハを示す拡大部分断面図
である。第2図)ま多重反射の関係式を導くだめの説明
図であり、第3図および第4図はともにレジスト膜中へ
の露光光の反射率を示すグラフである。
本実施例のレジストパターン形成方法は、ウニハエ程に
おいてボリンリコン膜をエツチング加工するために使用
するレジストパターンの形成に関するものである。
すなわち、第1図に示すように、シリコン(Sl)単結
晶からなる半導体基板1の上には、二酸化ケイ素(31
02)からなる絶縁膜2が形成されており、該絶縁膜2
の上には被加工体であるポリシリコン層3が被着形成さ
れている半導体ウェハを用意する。
次いで、上記ポリシリコン層3をエツチング加工するた
めのマスクとしてのレジストパターンを形成するために
、該ポリシリコン層3に二酸化ケイ素からなる第1反射
防止膜4を、さらにその上にポリシリコンからなる第2
反射防止膜5をそれぞれ被着形成し、2層構造の反射防
止膜を形成する。次に、上記第2反射防止膜5にレジス
ト膜6を塗布形成し、該レジスト膜6を、4360人の
波長のいわゆるg線を用いて常法に基づいて露光する。
本実施例では、加工対象であるポリシリコン層3と第2
反射防止膜5がいずれもポリシリコンからなり、その屈
折率は5.0である。また、ともに二酸化ケイ素からな
る絶縁層2と第1反射防止膜の屈折率は1.5であり、
レジスト膜6のそれは1゜64である。
本実施例においては、2層構造の反射防止膜の上にレジ
スト膜6を塗布形成し、その露光・現像を行ってレジス
トパターンを形成するものであるが、上記した如く、第
2反射防止膜の屈折率が、該第2反射防止膜の下に位置
する第1反射防止膜および上に位置するレジスト膜6の
いずれの屈折率よりも大きいことにその特徴があるもの
である。
上記のような屈折率の関係を有する2層構造の反射防止
膜を形成し、レジスト膜6を露光する場合は、レジスト
膜6に入射した露光光が、該レジスト膜6の下に存在す
る種々の界面において反射され、その結果レジスト膜6
を通過する反射光の強度を低減することができるもので
ある。
つぎに、反射光の強度を低減できる理由を簡単に説明す
る。
説明を簡略化するた砧に、レジスト膜6の内%を通過す
る反射光の主体をなす、レジスト膜6と第2反射防止膜
との界面で生じる第1反射光の振幅反射率:A、(1)
と、第2反射防止膜5と第1反射防止膜4との界面で生
じる第2反射光の振幅反射率+A、(2)との関係に絞
って考えることにする。
第1図に示すようにg線を照射する場合、レジスト膜6
に入射したg線は、振幅反射率がA、、 (]、)(!
mA、(2)の二つの反射光として再度該レジスト膜6
に入射される。
ところで、光の反射は、屈折率が異なる物質間の界面で
起こる場合には、屈折率が小さい物質の表面における反
射光は入射光と反射光との位相は一致し、逆に屈折率が
大きな物質の表面における反射光はそれが逆転するとい
う現象を伴う。
翻って、本実施例を考察すれば、A11)の反射光は後
者に相当し、Al2)のそれは前者に相当する。したが
って、上記A、、 (1)とAr(2)との位相も逆転
した関係、すなわち1/2波長ずれた関係にある。但し
、この関係を考える場合は、実際には第2反射防止M5
の膜厚をも考慮する必要がある。
そこで、第2反射防止膜の屈折率をnlその膜厚をd、
入射光をA。sin tl)t とする場合、上記A1
1)とA、(2)は、次の式で表すことができる。
A、(1)= Al5in(ωt −π)      
 (1)Ar (2)= A25in(ωt +ε)(
2)上記(2)式においてεは、第2反射防止膜の膜厚
dに起因する位相のずれを表す。使用する露光光の波長
をλとすると、εとdとの間には次の関係がある。
λ 上記第1反射光と第2反射光とが、互いにその強度を相
殺し合う最適条件は、(1)および(2)式にAr(1
)とA、(2)との間に1/22I!2長、すなわちπ
の位相のずれが存在することである。したがって、次式
(4〕が成立することが必要であり、(31、(41の
両式から(5)式が求まる。
ε=22π(f=0.1,2.3・・・)(4)d=λ
/ 2 n −f!             (5)
このように、第1反射光と第2反射光とが、その強度を
相殺し合うためには、第2反射防止膜5の膜Ndが、露
光光の波長λを屈折率nの2倍で割った値の整数倍であ
れば最適である。加えて、反射光の強度はその振巾の2
乗に比例することから、前記(1)式および(2)式に
ついて、A、+  =A2 のときにA11)とAr(
2)とは完全に相殺し合うことになる。すなわち、見掛
は上、第2反射防止膜50表面における反射率はゼロに
なり、レジスト膜6を透過する反射光が一切生じないこ
とになる。
以上の如く、レジスト膜6を透過する反射光が相殺され
る理由を、その主体をなす第1反射光と第2反射光とに
限定して説明してきた。しかし、実際にはさらに深層ま
で入射した露光光がポリシリコン層3や絶縁膜2等の表
面でも反射し、これら各反射光の総和としての反射光が
レジスト膜6の中に再入射していくものである。それ故
、総和としての反射光を最小にできる第2反射防止膜の
厚さは、上記(5)式でその近似した値を求めることが
できるが、必ずしも正確でない。正確に求めるためには
さらに多くの条件を考慮する必要がある。
そこで、レジスト膜6に入る総和としての反射光を減少
させるために要求される関係を、次に説明する。
まず、一般論として、第2図に示すような0層の基板に
順次積層したrn+1層からなる多層膜について考える
このとき、基板の屈折率をn’、第1層のそれをnl、
順に第m+lのそれをn□1 とし、各層の膜厚もdl
 ・・・d 1141  とする。また、基板の表面に
おける反射率をro s各層の表面におけるそれをrl
  ・・・r、とする。
第2図に示す多層膜において、第m層の表面で反射して
第m+1層に入る光(波長λ)の強度を考える。
入射光をAGSln oJt とすると、反射光A、は
下記(6)式で表すことができることが数学的に証明さ
れる。
Ar=A0(A sin  ωt+B sin  ωt
)    (6>第m層の下地、すなわち第m−1層の
表面における複素反射率を +o、−1 ’F@−1= l Ts−11−e         
 (7)とおくと、第m層の表面における、位相まで含
めた複素反射率は、次のように表すことができる。
ただし、θ、 =tan −’ (B/A)lLl=伍
7]17 上記(8)式において A =  r、  + H: UTT′l  (E  
cosβ−F  sin β)(9)B=HjT;Tl
 (E sinβ+F cosβ)   0口上記(9
)、0口式において n11.、 +n11 (αm;第m層の吸収係数) 上記Ql)式〜00式において 一αada a=e     ・(−r、 )  ・l R,二lβ
工εllTθll−1 4πn、d。
εっ−□ (λは波長) λ 前記(6)式と(8)式により、第m−1層の表面の複
素反射率と第m層の光学定数(屈折率、膜厚、吸収係数
)とから、第m層の反射率が求まる。
以上説明した関係を本実施例に適用し、レジスト膜6中
への反射率を求めた結果を示すのが、第3図、第4図で
ある。
なお、その際の第2図の多層膜と本実施例との対応関係
は、第1層が絶縁膜2に第2層がポリシリコン層3に、
第3層が第1反射防止膜4に、第4層が第2反射防止膜
5に、第5層がレジスト膜6にそれぞれ相当する。そし
て、第4層が第m層であり、第5層が第m+1層である
第3図には、絶縁膜2、ポリシリコン層3および第1反
射防止膜4の膜厚をそれぞれ350人、3300人およ
び200人とし、露光光としてg線を使用した場合のレ
ジスト膜6中への反射率と第2反射防止膜5の膜厚との
関係がグラフで示しである。
上記第3図より、反射率の極小点が約60人、500人
および940人に周期的に表れている。
したがって、上記のような膜厚および露光光の条件下で
は、第2反射防止膜の膜厚を上記極小点の1直にするの
が最適である。
なお、上記極小点は、前記(5)式におけるlが0゜1
.2である場合に相当する。アー0の場合は、d=oす
なわち膜厚がゼロを意味するため、一般には!−1の場
合を最適条件の最小膜厚と考えるはずである。しかしな
がら、本発明者による鋭意検討の結果、cl=oに対応
する解のあることが見い出された。すなわち、上記(5
)式においてj2=Qである場合に対応するグラフの極
小点が上記60人である。一般に、薄膜を形成する場合
の膜厚の制御は容易であり、また膜厚が薄いほどその加
工精度を高くすることができるため、第2反射防止膜の
膜厚を最小の極小点である60人またはその近傍の値に
することが極めて有効な手段となる。
次に本実施例のもう1つの大きな特長について説明する
それは、第2反射防止膜5の膜厚を、上記第3図のグラ
フの極小点またはその近傍の値にする場合、加工対象で
あるポリシリコン層3の膜厚の広範囲にわたってレジス
ト膜6中への反射率を小さく押さえることが可能なこと
である。その関係を示すのが第4図のグラフである。
第4図において、(a)、(b)および(C)は、それ
ぞれ第2反射防止膜5の膜厚が極小点の値60人である
場合、その近傍の値の4OAである場合および、第1お
よび第2のいずれの反射防止膜も存在しない場合につい
て、ポリシリコン層3の膜厚を変化させた場合のレジス
ト膜6中への反射率を示す曲線である。
なお、その他の条件は上記第3図のグラフの場合と同じ
である。
上記第4図から明らかなように、反射防止膜が存在しな
い、すなわちポリシリコン層3の土に直接レジスト膜6
を塗布形成した場合には、該ポリシリコン層3の膜厚が
3200人〜3800人にある場合、レジスト膜6中へ
の反射率は大きく変化し、かつ全体に上記(a)および
(b)より大きい。−方、この(a)およびら)は、そ
の曲線の形状に相違はあるものの上記膜厚の範囲全体に
おいて低い値を維持している。したがって、本実施例の
如く2層の反射防止膜5の膜厚を第3図における極小点
またはその近傍の値にすることにより、ポリシリコン層
3の膜厚にバラツキがある場合でも常にレジスト膜6中
への反射率を小さくすることができる。
以上の説明においては、特に明示しなかったが、本実施
例の適用工程としては、た、とえばいわゆるMOSFE
Tのゲート電極の形成工程がある。その場合、絶縁膜2
はいわゆるゲート酸化膜に、ポリシリコン層3はゲート
電極に対応する。
このように、本実施例によれば以下の効果を得ることが
できる。
(l〕、半導体基板1の上に二酸化ケイ素からなる絶縁
膜2、ポリシリコン層3、二酸化ケイ素からなる第1反
射防止膜4、ポリシリコンからなる第2反射防止膜5を
順次積層し、該第2反射防止膜5上にレジスト膜6を塗
布形成し、該レジスト膜6を露光することにより、レジ
スト膜6中への反射率を減少させることができるので、
レジスト膜6中へ入射する反射光に起因する定在波の形
成を防止できる。
(2)、上記(1)により、定在波効果の発生を防止で
きるのでレジスト膜6の露光精度を向上でき、ひいては
レジストパターンの寸法精度をも向上できる。
(3)、絶縁11g2、ポリシリコン層3および第1反
射防止膜4の膜厚をそれぞれ350人、3300人およ
び200人とし、g線を用いてレジスト膜6を露光する
ことにより、第2反射防止膜5の膜厚が約60人、50
0人または940人・・・に反射率の極小点が存在する
ので、第2反射防止膜5の膜厚を上記極小点またはその
近傍の値にすることにより、有効にレジスト膜6中への
総和としての反射光を低減することができる。
(4)、絶縁膜2および第1反射防止膜4の膜厚をそれ
ぞれ350人、200人とし、g線を用いてレジスト膜
を露光する場合、第2反射防止膜5の膜厚を60人また
はその近傍である40人にすることにより、被加工体で
あるポリシリコン層3の膜厚が少なくとも3200人〜
3800人の範囲内にある場合にはレジスト膜6中への
反射率を極tて低く押さえることができるので、ポリシ
リコン層3の膜厚にバラツキがあっても高精度の露光を
行うことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であること・はいう丁でもない。
たとえば、第4図では(5)式におけるβ−0に相当す
る膜厚である60人とその近傍である40人の2点につ
いて示したが、この2点に限るものでなく、60人の近
傍の膜厚であれば同様に反射率を広範囲にわたって低減
できることはいうまでもない。また、(5)式でβ=1
.2・・・に相当する500人、940A・・・につい
ても同様に反射率を低減できるものである。
前記実施例では、具体的数値をもって説明したが、膜厚
等は開示した数値に限定するものでない。
基本的には、所定の光学的条件を満足する2層からなる
反射防止膜が形成されているものであればよいものであ
り、実際の露光時にはその最適または好適な条件を、各
層の光学定数、膜厚等を考慮して決定されるものであり
、固定されるものでない。
また、被加工体がポリシリコン層3であり、第1および
第2反射防止膜4および5がそれぞれ二酸化ケイ素およ
びポリシリコンからなるものについて説明したが、これ
に限るものでなく、たとえば被加工体がアルミニウム(
Af)で、第1反射防止膜4がアルミナ(AR203)
からなる場合等、光学的条件を満たす限り種々変更使用
できることはいうまでもない。
また、被加工体がMo、T l、W等のメタルあるいは
その珪化物、またはいわゆるポリサイド構造の電極にも
適用できる。
以上の説明では主として本発明者によってなされた発明
をその利用分野であるシリコン単結晶からなる半導体ウ
ェハに適用した場合について説明したが、これに限定さ
れるものではなく、たとえばガリウム・ヒ素(GaAs
)単結晶等の化合物半導体からなる半導体ウェハ等に適
用しても有効な技術である。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、被加工体の表面に第1反射防止膜を、その第
1反射防止膜の上に該第1反射防止膜より大きな屈折率
を有する第2反射防止膜をそれぞれ被着形成し、その第
2反射防止膜の上に該第2反射防止膜より小さい屈折率
を有するレジスト膜を塗布形成し、該レジスト膜の露光
・現像を行いレジストパターンを形成する場合、露光時
においては、レジスト膜内部を通過する反射光の中、そ
の中心をなすレジスト膜と第2反射防止膜との界面から
の第1反射光と、第2反射防止膜と第1反射防止膜との
界面からの第2反射光とを、その位相を逆転させること
ができることにより、上記第1反射光の強度を第2反射
光で相殺することかできるので、その結果としてレジス
ト膜に生じる反射光全体の光強度を減少させることがで
きる。このようにレジスト膜中を透過する反射光の強度
を減少でき、反射率を低減できることから、反射光の発
生に起因する定在波の発生を防止でき、ひいては定在波
効果をも有効に防止することができるので、レジストパ
ターン形成の精度を向上できる。
【図面の簡単な説明】
第1図は本発明による一実施例であるレジストパターン
形成方法を適用する半導体ウェハを示す拡大部分断面図
、 第2図は多重反射の関係式を導くための説明図、第3図
および第4図はともにレジスト膜中への露光光の反射率
を示すグラフである。 l・・・半導体基板、2・・・絶縁膜、3・・・ポリシ
リコン層(被加工体)、4・・・第1反射防止膜、5・
・・第2反射防止膜、6・・・レジスト膜。 代理人 弁理士 小 川 勝寝し Δ/5、区−L曹ヤ〈じ儂倹

Claims (1)

  1. 【特許請求の範囲】 1、被加工体の表面に第1反射防止膜を、その第1反射
    防止膜の上に該第1反射防止膜より大きな屈折率を有す
    る第2反射防止膜をそれぞれ被着形成し、その第2反射
    防止膜の上に該第2反射防止膜より小さい屈折率を有す
    るレジスト膜を塗布形成し、該レジスト膜の露光・現像
    を行うことを特徴とするレジストパターン形成方法。 2、上記第2反射防止膜の厚さを、露光光の真空中にお
    ける波長を第2反射防止膜の屈折率を2倍した値で割っ
    て得た値と整数との積またはその積の近似値にすること
    を特徴とする特許請求の範囲第1項記載のレジストパタ
    ーン形成方法。 3、上記整数がゼロであることを特徴とする特許請求の
    範囲第2項記載のレジストパターン形成方法。 4、被加工体がポリシリコン層であり、第1反射防止膜
    および第2反射防止膜をそれぞれ二酸化ケイ素およびポ
    リシリコンで形成することを特徴とする特許請求の範囲
    第1項記載のレジストパターンの形成方法。
JP22353886A 1986-09-24 1986-09-24 レジストパタ−ン形成方法 Pending JPS6379322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22353886A JPS6379322A (ja) 1986-09-24 1986-09-24 レジストパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22353886A JPS6379322A (ja) 1986-09-24 1986-09-24 レジストパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6379322A true JPS6379322A (ja) 1988-04-09

Family

ID=16799726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22353886A Pending JPS6379322A (ja) 1986-09-24 1986-09-24 レジストパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6379322A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314647A (ja) * 1993-04-30 1994-11-08 Fuji Elelctrochem Co Ltd 投影露光方法
US5674356A (en) * 1994-04-05 1997-10-07 Sony Corporation Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof
KR19990057271A (ko) * 1997-12-29 1999-07-15 김영환 반도체소자의 패턴형성용 하부막의 형성방법
JP2006040881A (ja) * 2004-06-25 2006-02-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2007156018A (ja) * 2005-12-02 2007-06-21 Shin Etsu Chem Co Ltd 基板及びその製造方法、並びにそれを用いたパターン形成方法
JP2010199442A (ja) * 2009-02-26 2010-09-09 Sharp Corp レジストパターンの形成方法、半導体装置の製造方法、固体撮像素子の製造方法、固体撮像素子および電子情報機器
JP2015129938A (ja) * 2013-12-30 2015-07-16 ローム・アンド・ハース・エレクトロニック・マテリアルズ・コリア・リミテッド 光酸発生剤を含む反射防止コーティング組成物を用いるパターン形成方法
US11092894B2 (en) 2014-12-31 2021-08-17 Rohm And Haas Electronic Materials Korea Ltd. Method for forming pattern using anti-reflective coating composition comprising photoacid generator

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314647A (ja) * 1993-04-30 1994-11-08 Fuji Elelctrochem Co Ltd 投影露光方法
US5674356A (en) * 1994-04-05 1997-10-07 Sony Corporation Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof
US5831321A (en) * 1994-04-05 1998-11-03 Sony Corporation Semiconductor device in which an anti-reflective layer is formed by varying the composition thereof
KR19990057271A (ko) * 1997-12-29 1999-07-15 김영환 반도체소자의 패턴형성용 하부막의 형성방법
JP2006040881A (ja) * 2004-06-25 2006-02-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2007156018A (ja) * 2005-12-02 2007-06-21 Shin Etsu Chem Co Ltd 基板及びその製造方法、並びにそれを用いたパターン形成方法
JP4563927B2 (ja) * 2005-12-02 2010-10-20 信越化学工業株式会社 基板及びその製造方法、並びにそれを用いたパターン形成方法
JP2010199442A (ja) * 2009-02-26 2010-09-09 Sharp Corp レジストパターンの形成方法、半導体装置の製造方法、固体撮像素子の製造方法、固体撮像素子および電子情報機器
JP2015129938A (ja) * 2013-12-30 2015-07-16 ローム・アンド・ハース・エレクトロニック・マテリアルズ・コリア・リミテッド 光酸発生剤を含む反射防止コーティング組成物を用いるパターン形成方法
CN105223774A (zh) * 2013-12-30 2016-01-06 罗门哈斯电子材料韩国有限公司 采用包括光酸产生剂的抗反射涂层组合物的图案形成方法
CN105223774B (zh) * 2013-12-30 2019-12-20 罗门哈斯电子材料韩国有限公司 采用包括光酸产生剂的抗反射涂层组合物的图案形成方法
US11092894B2 (en) 2014-12-31 2021-08-17 Rohm And Haas Electronic Materials Korea Ltd. Method for forming pattern using anti-reflective coating composition comprising photoacid generator

Similar Documents

Publication Publication Date Title
US6057587A (en) Semiconductor device with anti-reflective structure
US5437961A (en) Method of manufacturing semiconductor device
JPH0799730B2 (ja) パターン形成方法
US5665641A (en) Method to prevent formation of defects during multilayer interconnect processing
JPS6379322A (ja) レジストパタ−ン形成方法
EP1176466B1 (en) Halftone phase shift photomask and photomask blank
JP4423119B2 (ja) 反射防止膜及びそれを用いた光学素子
US20020142561A1 (en) Method for improving a stepper signal in a planarized surface over alignment topography
JPH01241125A (ja) 半導体装置の製造方法
US4891094A (en) Method of optimizing photoresist contrast
JPS63113501A (ja) 反射防止膜
JPS6292438A (ja) パタンの形成方法
CN100478790C (zh) 提高半导体工艺的对准精确度的方法及开口的形成方法
CA2008132A1 (en) Method for reducing reflection-induced fluctuations of structure size in a cover layer in the optical lithography used in the manufacture of integrated circuits in a substrate
JPS63204259A (ja) マスク
JPS6043827A (ja) 微細パタ−ンの形成方法
JPH0547658A (ja) ホトリソグラフイーのハレーシヨン防止方法
JPH04144230A (ja) 半導体装置及びその製造方法
JPS6246529A (ja) エツチング方法
JPH07201704A (ja) 微細パターンの製造方法と半導体装置の製造方法
JPH05304167A (ja) レジストパターン形成方法
JPH02213132A (ja) 集積回路デバイス金属化層のエッチング及び結果としてのデバイス
JPH04204735A (ja) フォトマスクブランク及びその製造方法、並びにファトマスク及びその製造方法
JPS6327019A (ja) X線露光用マスク
JPS609123A (ja) パタ−ン形成方法