JPH02213132A - 集積回路デバイス金属化層のエッチング及び結果としてのデバイス - Google Patents
集積回路デバイス金属化層のエッチング及び結果としてのデバイスInfo
- Publication number
- JPH02213132A JPH02213132A JP1320416A JP32041689A JPH02213132A JP H02213132 A JPH02213132 A JP H02213132A JP 1320416 A JP1320416 A JP 1320416A JP 32041689 A JP32041689 A JP 32041689A JP H02213132 A JPH02213132 A JP H02213132A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electromagnetic radiation
- metal
- etching
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000012544 monitoring process Methods 0.000 claims abstract description 11
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 9
- 239000010937 tungsten Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000001465 metallisation Methods 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000992 sputter etching Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 12
- 230000008021 deposition Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は金属層を含む半導体集積回路デバイスに関する
。
。
は、パターン化された金属化層あるいは膜を含み、これ
らパターンはデバイスを接続する働きをするいわゆるラ
ナー(runner)、並びに電気的な接点を提供する
ためのバンドを含む。少なくとも一部、これら層は誘電
体材料上に堆積され、そして、典型的には、これら材料
は、開口(ウィンドウ、ホール)を持ち、これを通じて
この金属化材料は半導体材料とコンタクトする。これら
開口が存在する場合、これら開口の金属による十分な充
填という問題のみならず、全体として十分に平坦な表面
を持つ金属堆積の製造の問題が存在する。この平坦さは
、その後のリソグラフィツク バターニング及びその後
の層の堆積に対して必要である。典型的には、これに関
しては、過剰の金属が堆積され、この堆積がエツチング
によって平坦化される。
らパターンはデバイスを接続する働きをするいわゆるラ
ナー(runner)、並びに電気的な接点を提供する
ためのバンドを含む。少なくとも一部、これら層は誘電
体材料上に堆積され、そして、典型的には、これら材料
は、開口(ウィンドウ、ホール)を持ち、これを通じて
この金属化材料は半導体材料とコンタクトする。これら
開口が存在する場合、これら開口の金属による十分な充
填という問題のみならず、全体として十分に平坦な表面
を持つ金属堆積の製造の問題が存在する。この平坦さは
、その後のリソグラフィツク バターニング及びその後
の層の堆積に対して必要である。典型的には、これに関
しては、過剰の金属が堆積され、この堆積がエツチング
によって平坦化される。
平坦化の多くのケースにおいて、堆積された金属層を全
であるいは殆ど全てエツチングする一方で、ホール内の
金属“プラグ(plug)”をエツチングされない状態
に留めることが要求される。これら平坦化エツチングは
、但し、金属の下側の材料を不注意に露出すること(バ
ンチ スルー、punch−through)を防止し
、また、ホール内に堆積された金属の除去を防止するた
めに、エツチング プロセスを制御することが必要とな
る。これらに関しては、例えば、G、C,スミス(G、
C,Sm1th)によって、 二 IBEE VLS
I マルチレベ止■及度秋m闇金道■議事ii(pr
oceeaings。
であるいは殆ど全てエツチングする一方で、ホール内の
金属“プラグ(plug)”をエツチングされない状態
に留めることが要求される。これら平坦化エツチングは
、但し、金属の下側の材料を不注意に露出すること(バ
ンチ スルー、punch−through)を防止し
、また、ホール内に堆積された金属の除去を防止するた
めに、エツチング プロセスを制御することが必要とな
る。これらに関しては、例えば、G、C,スミス(G、
C,Sm1th)によって、 二 IBEE VLS
I マルチレベ止■及度秋m闇金道■議事ii(pr
oceeaings。
5econd International [EEE
VLSI Multilevellr+L erco
nnect Conference) 、、サンタ ク
ララ(Sar+ta C1ara) 、1985年、ペ
ージ350356に掲載の論文[現場堆積及びエッチ
バンクによるCVDタングステン コンタクト プラグ
(CVD Tungsten ConLact Plu
gs by In−5itu口eposiLionan
d Etch−back)、及びR,J、サイア(R,
J、 5ata)らによって、ジ − ル オ エレ
クトロ ミカル ソサエティ;ソ ド スーサイエン
ス び−クノロジ−(Journal ofthe E
lectrochemfcal 5ociety: 5
olNd 5tateScience and↑ech
nology) 、Vol、 t 35 (198B)
、ページ936−940に掲載の論文「マルチレベル
VLS I金属化層内に使用される平坦化タングステン
プラグを形成するためのプラズマ エツチング法(P
lasma Etchir+g Methods f
or the[’or+5ation of Plan
arized Tungsten Plugs 1Js
edin MulLilevel VLSI Meta
lHzations)を参照すること。
VLSI Multilevellr+L erco
nnect Conference) 、、サンタ ク
ララ(Sar+ta C1ara) 、1985年、ペ
ージ350356に掲載の論文[現場堆積及びエッチ
バンクによるCVDタングステン コンタクト プラグ
(CVD Tungsten ConLact Plu
gs by In−5itu口eposiLionan
d Etch−back)、及びR,J、サイア(R,
J、 5ata)らによって、ジ − ル オ エレ
クトロ ミカル ソサエティ;ソ ド スーサイエン
ス び−クノロジ−(Journal ofthe E
lectrochemfcal 5ociety: 5
olNd 5tateScience and↑ech
nology) 、Vol、 t 35 (198B)
、ページ936−940に掲載の論文「マルチレベル
VLS I金属化層内に使用される平坦化タングステン
プラグを形成するためのプラズマ エツチング法(P
lasma Etchir+g Methods f
or the[’or+5ation of Plan
arized Tungsten Plugs 1Js
edin MulLilevel VLSI Meta
lHzations)を参照すること。
エツチングの進行を半導体及び誘電体層のケースにおけ
るような確立された方法に類似する方法にて、つまり、
エツチング中の表面から反射される光線を監視すること
によって監視することが可能である。(これに間しては
、例えば、S、M。
るような確立された方法に類似する方法にて、つまり、
エツチング中の表面から反射される光線を監視すること
によって監視することが可能である。(これに間しては
、例えば、S、M。
スゼ(S、M、 5ze)による著書、VLS I−ク
ノロジ−(VLSI Technology)、第二版
、マグロ−ヒル、1988年、ページ221、並びに1
984年7月31日付でC,R,スゼマンダ(C,R,
Szmanda)に交付された合衆国特許第4,462
.860号を参照すること、)この監視は、エツチング
されている表面から反射される光線と下側の基準表面か
ら反射される光線との間の光学干渉に基づくため、層材
料の十分な透過性が要求され、金属層は、これらが高い
反射率及び不透明性を持つため、この監視には適当でな
いと考えられてきた。
ノロジ−(VLSI Technology)、第二版
、マグロ−ヒル、1988年、ページ221、並びに1
984年7月31日付でC,R,スゼマンダ(C,R,
Szmanda)に交付された合衆国特許第4,462
.860号を参照すること、)この監視は、エツチング
されている表面から反射される光線と下側の基準表面か
ら反射される光線との間の光学干渉に基づくため、層材
料の十分な透過性が要求され、金属層は、これらが高い
反射率及び不透明性を持つため、この監視には適当でな
いと考えられてきた。
発明の要旨
本発明は、半導体集積デバイスの製造において、金属層
のエツチングの進行の光学的監視を可能とするが、これ
は、これら層を多層構造にすることによって行なわれる
。好ましい多層構造は、層の堆積の際に、例えば、主金
属材料と異なる材料の下位層を周期的に含めることによ
って得られる。
のエツチングの進行の光学的監視を可能とするが、これ
は、これら層を多層構造にすることによって行なわれる
。好ましい多層構造は、層の堆積の際に、例えば、主金
属材料と異なる材料の下位層を周期的に含めることによ
って得られる。
この構造は、均質あるいは本質的に均質な材料内の形態
の変化に基づいて得ることもできる。
の変化に基づいて得ることもできる。
エツチングが適当な周波数成分を持つ可視あるいは不可
視電磁放射線をエツチングされている層に照射した状態
で進行される。この目的に対しては、レーザー光源が特
に好ましいと考えられる。
視電磁放射線をエツチングされている層に照射した状態
で進行される。この目的に対しては、レーザー光源が特
に好ましいと考えられる。
エツチング中の層から反射される(あるいは伝送される
)放射線の変動、例えば、典型的には、強度の変動が監
視され、この変動が堆積された構造を通じてのエツチン
グの進行と関連付けられる。
)放射線の変動、例えば、典型的には、強度の変動が監
視され、この変動が堆積された構造を通じてのエツチン
グの進行と関連付けられる。
監視は、典型的には、電気信号を生成する光学センサー
の使用を含み、この信号が自動デバイス製造設備内のコ
ンピューター制御の下でセンターデバイスによって受信
される。
の使用を含み、この信号が自動デバイス製造設備内のコ
ンピューター制御の下でセンターデバイスによって受信
される。
詳細な説明
第1図には、基板lO、フィールド酸化物層11、ポリ
シリコン層12、チタン ケイ化物1113、二酸化シ
リコン層14、チタン タングステン層15、及び下位
層1−7から成るタングステン層16が示される。ここ
で、この下位層の数は、より一般的には、要求される全
体としての層の厚さを達成するために選択される。
シリコン層12、チタン ケイ化物1113、二酸化シ
リコン層14、チタン タングステン層15、及び下位
層1−7から成るタングステン層16が示される。ここ
で、この下位層の数は、より一般的には、要求される全
体としての層の厚さを達成するために選択される。
第2図は、第1図の構造と殆ど類憤するが、層16のバ
ルクがエツチングによって除去され、残った下位層1の
厚さを持つ平坦化された表面が残されたところが示され
る。
ルクがエツチングによって除去され、残った下位層1の
厚さを持つ平坦化された表面が残されたところが示され
る。
第3図は第2図の構造を示すが、ここでは、タングステ
ン層16の上に追加のアルミニウム層17が堆積され、
このアルミニウム層17の上にフォトレジスト1if1
8が堆積される。この結合された層17.16、及び1
5は、例えば、スパッターエツチングによってパターン
エツチングされる。
ン層16の上に追加のアルミニウム層17が堆積され、
このアルミニウム層17の上にフォトレジスト1if1
8が堆積される。この結合された層17.16、及び1
5は、例えば、スパッターエツチングによってパターン
エツチングされる。
第4図は本発明の好ましい実施態様に従って一例として
処理する際に得られるいわゆるレーザートレースを示す
が、これは反射されたレーザー光線の強度をエツチング
の際の時間の関数としてグラフ的に示す。/1I16の
下位層構造(第1図における下位層l−7)のために、
エツチングの際のレーザー トレースは、エツチング除
去されたバルク下位層材料の反射率とこれら下位層の境
界の所の反射率との差と関連する反射光線の強度のピー
ク及び谷を与える。ピークあるいは谷を数えることによ
って、下位層の除去の進行を追跡することが可能であり
、所定の数の下位層の除去の後にエツチングを終端する
ことが可能になる。例えば、エツチングを誘電体上に一
つの下位層が残った所で停止することが可能となる。
処理する際に得られるいわゆるレーザートレースを示す
が、これは反射されたレーザー光線の強度をエツチング
の際の時間の関数としてグラフ的に示す。/1I16の
下位層構造(第1図における下位層l−7)のために、
エツチングの際のレーザー トレースは、エツチング除
去されたバルク下位層材料の反射率とこれら下位層の境
界の所の反射率との差と関連する反射光線の強度のピー
ク及び谷を与える。ピークあるいは谷を数えることによ
って、下位層の除去の進行を追跡することが可能であり
、所定の数の下位層の除去の後にエツチングを終端する
ことが可能になる。例えば、エツチングを誘電体上に一
つの下位層が残った所で停止することが可能となる。
この監視は、エツチングの過程における露出された異な
る材料とともに変化する反射率の観察として理解できる
が、他の物理効果に基づく光学的監視も排除されるもの
ではない。例えば、反射率の差は層状化された顆粒構造
を持つ化学的に本質的に均質の材料内においても起こる
。これは、再結晶界面はエツチングによって露出された
中間表面よりも滑らかな傾向を持つためである。再結晶
層状構造を製造するための好ましい方法に関しては、上
に述べ、ここにも参照の目的で導入されている特許を参
照すること。また、監視は、他の放射属性、例えば、偏
光でもよく、そして、特に本質的に一定の厚さを持つ多
層構造の場合は、光学干渉パターンあるいは“フリンジ
”を観察することができる。
る材料とともに変化する反射率の観察として理解できる
が、他の物理効果に基づく光学的監視も排除されるもの
ではない。例えば、反射率の差は層状化された顆粒構造
を持つ化学的に本質的に均質の材料内においても起こる
。これは、再結晶界面はエツチングによって露出された
中間表面よりも滑らかな傾向を持つためである。再結晶
層状構造を製造するための好ましい方法に関しては、上
に述べ、ここにも参照の目的で導入されている特許を参
照すること。また、監視は、他の放射属性、例えば、偏
光でもよく、そして、特に本質的に一定の厚さを持つ多
層構造の場合は、光学干渉パターンあるいは“フリンジ
”を観察することができる。
上に説明のように、本発明の好ましい処理方法はMOS
デバイスの製造に有効であるが、本発明のその他のデバ
イス及びデバイス構造への適用も排除されるものではな
い。例えば、三次元構造を持つデバイスが半導体及び誘
電体材料によって分離される複数の金属層を持ち、本発
明による好ましい処理方法をこれらの任意のあるいは全
ての層に適用することも考えられる。また、タングステ
ンは少なくとも誘電体上への直接の堆積に対しては非常
に重要な金属層材料であるが、本発明の好ましい処理方
法は他のタイプの金属層、例えば、半導体集積回路の製
造において使用されるアルミニウム、チタン、タンタル
、コバルト及びモリブデンの層に対しても通用が可能で
あり、また合金及び異なる組成を持つ下位層の使用も排
除されるものではない。また、半導体デバイスは必ずし
もシリコン ベースである必要はなく、本発明による好
ましい処理方法は、例えば、第m−v族及び第n−x+
族の材料をベースとする複合半導体デバイス内の金属層
にも適用できるものである。
デバイスの製造に有効であるが、本発明のその他のデバ
イス及びデバイス構造への適用も排除されるものではな
い。例えば、三次元構造を持つデバイスが半導体及び誘
電体材料によって分離される複数の金属層を持ち、本発
明による好ましい処理方法をこれらの任意のあるいは全
ての層に適用することも考えられる。また、タングステ
ンは少なくとも誘電体上への直接の堆積に対しては非常
に重要な金属層材料であるが、本発明の好ましい処理方
法は他のタイプの金属層、例えば、半導体集積回路の製
造において使用されるアルミニウム、チタン、タンタル
、コバルト及びモリブデンの層に対しても通用が可能で
あり、また合金及び異なる組成を持つ下位層の使用も排
除されるものではない。また、半導体デバイスは必ずし
もシリコン ベースである必要はなく、本発明による好
ましい処理方法は、例えば、第m−v族及び第n−x+
族の材料をベースとする複合半導体デバイス内の金属層
にも適用できるものである。
第1図は本発明による好ましい処理の前のMO8集積回
路デバイスを簡略的に示す図;第2図は本発明の一例と
しての処理の後の第1図のデバイスを簡略的に示す図; 第3図はさらに層を堆積し、エツチングした後の第2図
のデバイスを簡略的に示す図;第4図は本発明による好
ましい処理を受けている最中の金属層構造から反射され
る光線の強度をグラフ的に示す図である。 (主要部を表わす符号の説明) 1−7・・・下位層 10・・・基板 11・・・フィールド酸化物層 12・・・ポリシリコン層 13・・・チタンケイ化物層 14・・・二酸化シリコン層 工5・・・チタンタングステン層 16・・・タングステン層
路デバイスを簡略的に示す図;第2図は本発明の一例と
しての処理の後の第1図のデバイスを簡略的に示す図; 第3図はさらに層を堆積し、エツチングした後の第2図
のデバイスを簡略的に示す図;第4図は本発明による好
ましい処理を受けている最中の金属層構造から反射され
る光線の強度をグラフ的に示す図である。 (主要部を表わす符号の説明) 1−7・・・下位層 10・・・基板 11・・・フィールド酸化物層 12・・・ポリシリコン層 13・・・チタンケイ化物層 14・・・二酸化シリコン層 工5・・・チタンタングステン層 16・・・タングステン層
Claims (1)
- 【特許請求の範囲】 1、支持された金属化層を含む半導体集積回路デバイス
を製造するための方法において、該方法が、 多層化された構造を持つ第一の金属の層を 堆積するステップ、 該層の少なくとも一部分を、該部分の下位 領域を電磁放射に露出した状態でエッチング剤に晒すス
テップ、及び 該電磁放射への露出に応答して該構造から 放射される電磁放射を監視するステップを含むことを特
徴とする方法。 2、請求項1に記載の方法において、該構造からの放射
が該構造によって反射されたものであることを特徴とす
る方法。 3、請求項1に記載の方法において、該放射が該構造に
よって伝送されたものであることを特徴とする方法。 4、請求項1に記載の方法において、該構造からの放射
の強度の変動が監視されることを特徴とする方法。 5、請求項1に記載の方法において、該エッチング剤へ
の露出が該構造からの放射の変動に基づいて中断される
ことを特徴とする方法。 6、請求項5に記載の方法において、該露出が該構造の
所定の数の下位層が本質的にエッチングされない状態に
残されるように中断されることを特徴とする方法。 7、請求項6に記載の方法において、該構造の厳密に一
つの下位層が本質的にエッチングされない状態に留めら
れることを特徴とする方法。 8、請求項5に記載の方法において、結果として本質的
に平坦な食刻表面が得られることを特徴とする方法。 9、請求項1に記載の方法において、該電磁放射がレー
ザーによって生成されることを特徴とする方法。 10、請求項1に記載の方法において、該多層構造の下
位層が実質的に同一の厚さを持つことを特徴とする方法
。 11、請求項1に記載の方法において、該多層構造が異
なる組成を持つ層から成ることを特徴とする方法。 12、請求項1に記載の方法において、該多層構造が再
結晶下位層から成ることを特徴とする方法。 13、請求項1に記載の方法において、該金属層をパタ
ーン化するステップがさらに含まれることを特徴とする
方法。 14、請求項13に記載の方法において、該パターニン
グがフォトリソグラフイック手段によることを特徴とす
る方法。 15、請求項1に記載の方法において、該金属が本質的
にタングステンから成ることを特徴とする方法。 16、請求項1に記載の方法において、該金属が本質的
にアルミニウムから成ることを特徴とする方法。 17、請求項1に記載の方法において、該層のエッチン
グ剤への露出の後に追加の金属層を堆積するステップが
さらに含まれることを特徴とする方法。 18、請求項17に記載の方法において、該追加の金属
が該第一の金属と異なることを特徴とする方法。 19、請求項17に記載の方法において、該第一の金属
が本質的にタングステンから成り、該追加の金属が本質
的にアルミニウムから成ることを特徴とする方法。 20、支持された金属化層(例えば、16)を持つ半導
体集積回路デバイスにおいて、該金属化層が多層構造(
例えば、1−7)を持ち、該金属化層の一部分が該金属
化層の少なくとも一つの下位層が本質的にエッチングさ
れない状態に残されるようにエッチングにより除去され
ることを特徴とするデバイス。 21、請求項20に記載のデバイスにおいて、該金属化
層(例えば、16)が相互接続のためにパターン化され
ることを特徴とするデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28311088A | 1988-12-09 | 1988-12-09 | |
US283,110 | 1988-12-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02213132A true JPH02213132A (ja) | 1990-08-24 |
Family
ID=23084565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1320416A Pending JPH02213132A (ja) | 1988-12-09 | 1989-12-08 | 集積回路デバイス金属化層のエッチング及び結果としてのデバイス |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0372836A3 (ja) |
JP (1) | JPH02213132A (ja) |
KR (1) | KR900010938A (ja) |
CA (1) | CA2004281A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028242A (ja) * | 2015-07-16 | 2017-02-02 | 株式会社東芝 | 集積回路装置の製造装置、集積回路装置の製造方法及び集積回路装置の製造プログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002528606A (ja) * | 1998-11-04 | 2002-09-03 | モンテル テクノロジー カンパニー ビーブイ | オレフィン重合用成分と触媒 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54106172A (en) * | 1978-02-09 | 1979-08-20 | Toshiba Corp | Forming method of semiconductor element electrode |
JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
US4666737A (en) * | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
JP2585064B2 (ja) * | 1987-06-12 | 1997-02-26 | ヒューレット・パッカード・カンパニー | タングステン構造形成方法 |
-
1989
- 1989-11-30 CA CA002004281A patent/CA2004281A1/en not_active Abandoned
- 1989-11-30 EP EP19890312502 patent/EP0372836A3/en not_active Withdrawn
- 1989-12-06 KR KR1019890018012A patent/KR900010938A/ko not_active Application Discontinuation
- 1989-12-08 JP JP1320416A patent/JPH02213132A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54106172A (en) * | 1978-02-09 | 1979-08-20 | Toshiba Corp | Forming method of semiconductor element electrode |
JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028242A (ja) * | 2015-07-16 | 2017-02-02 | 株式会社東芝 | 集積回路装置の製造装置、集積回路装置の製造方法及び集積回路装置の製造プログラム |
Also Published As
Publication number | Publication date |
---|---|
KR900010938A (ko) | 1990-07-11 |
CA2004281A1 (en) | 1990-06-09 |
EP0372836A3 (en) | 1991-07-31 |
EP0372836A2 (en) | 1990-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6448176B1 (en) | Dual damascene processing for semiconductor chip interconnects | |
US6042999A (en) | Robust dual damascene process | |
US5882999A (en) | Process for metallization of an insulation layer | |
US6410421B1 (en) | Semiconductor device with anti-reflective structure and methods of manufacture | |
EP0455032B1 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
US5665641A (en) | Method to prevent formation of defects during multilayer interconnect processing | |
US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
US6753617B2 (en) | Method for improving a stepper signal in a planarized surface over alignment topography | |
US5393700A (en) | Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual image projection use | |
US5595938A (en) | Method of manufacturing semiconductor device | |
US5795825A (en) | Connection layer forming method | |
US6169029B1 (en) | Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction | |
JPH02213132A (ja) | 集積回路デバイス金属化層のエッチング及び結果としてのデバイス | |
US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
US20050059255A1 (en) | Wafer processing techniques with enhanced alignment | |
JP3408746B2 (ja) | 半導体装置の製造方法 | |
JPS6379322A (ja) | レジストパタ−ン形成方法 | |
JPH05114558A (ja) | 半導体装置の製造方法 | |
JPH01266746A (ja) | 半導体装置 | |
US6177337B1 (en) | Method of reducing metal voids in semiconductor device interconnection | |
JP2569709B2 (ja) | 配線の形成方法 | |
JPH04144230A (ja) | 半導体装置及びその製造方法 | |
US6180321B1 (en) | Method for patterning a thin film layer | |
JPS58200557A (ja) | 多層配線の形成方法 | |
JPH04102331A (ja) | 半導体装置の製造方法 |