JP2585064B2 - タングステン構造形成方法 - Google Patents

タングステン構造形成方法

Info

Publication number
JP2585064B2
JP2585064B2 JP14272888A JP14272888A JP2585064B2 JP 2585064 B2 JP2585064 B2 JP 2585064B2 JP 14272888 A JP14272888 A JP 14272888A JP 14272888 A JP14272888 A JP 14272888A JP 2585064 B2 JP2585064 B2 JP 2585064B2
Authority
JP
Japan
Prior art keywords
layer
tungsten
chromium
aluminum
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14272888A
Other languages
English (en)
Other versions
JPS6413741A (en
Inventor
クリストフア・シイ・ビ−テイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPS6413741A publication Critical patent/JPS6413741A/ja
Application granted granted Critical
Publication of JP2585064B2 publication Critical patent/JP2585064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は一般に半導体の製造に関し、特に詳細にはマ
ルチレベル集積回路のメタライゼーション・プロセスに
関する。
〔従来技術およびその問題点〕
マルチレベル・メタライゼーション・プロセスを利用
して半導体内に導体や他の構造を形成するには、典型的
にはスパッタリングのような従来からの技術を利用して
デポジットされるアルミニウムを採用している。アルミ
ニウムはこれらのプロセスに使用するには簡単で加工し
やすいが、半導体デバイスに使用するときには或る程度
の不都合がある。
アルミニウムは特にエレクトロマイグレーションの問
題を受けやすい。電流が半導体内に形成されたアルミニ
ウム構造を通過するにつれて、アルミニウムの原子が原
子間の結合強度が弱いため移動し勝ちである。これはア
ルミニウムの融解温度が低いことにも反映している。半
導体内の非常に小さな構造、たとえば、幅1ミクロンの
導体では、電流に応じてアルミニウム原子が移動するこ
とにより回路が切れてしまうことがある。エレクトロマ
イグレーションの効果により、半導体回路のアルミニウ
ムから形成される構造の最小寸法に関して厳しい制限が
課されなければならない。
アルミニウムはまた半導体回路内で極めて腐食しやす
い傾向がある。代表的には、構造のパターンは塩素系エ
ッチャを用いてエッチングのプロセスにより形成され
る。エッチングのプロセスが完了した後、少しでも塩素
が残っていれば、これが触媒として作用してアルミニウ
ム層を腐食する。たとえば、少しでも塩化アルミニウム
が残っていれば、これが水と反応して酸化アルミニウ
ム、水酸化アルミニウム、及び塩酸を形成し、この塩酸
が今度は回路内でアルミニウムと結合して塩化アルミニ
ウムを形成するので、回路内のアルミニウムを腐食する
プロセスが進行し続ける。ほとんどの半導体回路には複
雑な構造が存在するため、すべての塩化アルミニウムを
除去してアルミニウムの腐食による回路の劣化を防止す
るのは極めて困難である。
スパッタリングや蒸発のような物理的蒸着(physical
vapor deposition)法を用いてアルミニウムをデポジ
ットする方法もまた、これにより得られる半導体デバイ
スに問題を生じさせる可能性がある。たとえば、アルミ
ニウムを従来の物理的蒸着法を用いてデポジットすると
き、陰影効果(shadowing)や幾何学的効果を生ずる。
換言すれば、たとえば、半導体の表面に段差や深い穴が
ある構造地形上にスパッタリングのプロセスによりアル
ミニウムをデポジットしても、多くの場合平坦ではない
表面地形を一様に覆うことはできない。更に明確に述べ
れば、物理的蒸着法では背の高い構造の裏側にアルミニ
ウム原子を一様にデポジットせず、またアルミニウム原
子は一様な表面被覆を作るようには穴の内にデポジット
しない。表面をエッチングするとき、被覆が一様でない
ため不連続が生じやすい。
基板が平坦でないために生ずる他の問題は、ストリン
ガ(stringer)、すなわち半導体表面の段差を囲むアル
ミニウムの厚い層のエッチングされない部分である。す
なわちストリンガがエッチング・プロセス中に除去され
ないので隣接するアルミニウム構造間に短絡を生ずると
いうことである。アルミニウムをエッチングするプロセ
スでは、エッチング・プロセスは半導体の段差の周りに
生ずる厚い部分より本来はるかに薄いアルミニウムの平
らな部分を完全にエッチングするまで継続することがで
きる。隣接する2つの導体の間にストリンガが存在すれ
ば、たとえば、短絡が生ずる。ストリンガを除去するに
は、過剰エッチングを行ってエッチング区域内のアルミ
ニウムをすべて確実に除去する。しかしながら、このよ
うにして、ストリンガを除去する過剰エッチングのプロ
セスでは、多くの場合アルミニウム構造のアンダーカッ
トやその他の性能低下を生ずる他、半導体チップ上の半
導体表面のような他の表面を傷つけることになる。アン
ダーカット・プロセス、すなわち、アルミニウムとアル
ミニウムがデポジットしている表面との界面でアルミニ
ウムの除去が行なわれても、不連続を生ずると共にアル
ミニウム構造の幅を狭くしてエレクトロマイグレーショ
ンの問題を更に大きくし、線路抵抗を増大する。
その他に、ビア(via)のための導通、すなわち半導
体回路内の垂直に配置されている2つの金属導体の間の
接続、及びコンタクト間の導通、すなわち、垂直に配置
されている金属層とシリコン層との間の接続、を確保す
るには、一般にドッグボーン(dogbone)を使用してい
る。ドッグボーンでは幅を広げた回路部分が設けられ、
導電的に接続されるように設計されている層の間の水平
レジストレーションを完全に確保している。1ミクロン
領域での加工を行なうとき、垂直に配置されている層の
間の水平レジストレーションは常に完全に得られるもの
ではない。多くの場合、接続を行うべき下層に隣接する
コンタクトあるいはビアの位置に溝あるいは深い穴が形
成される。スパッタされたアルミニウムは深い穴あるい
は溝の中に入り込んでデポジットしないから、ビアの囲
いがなければ適切な接触が行われない。従って、幅が広
げられた部分、すなわちドッグボーンを設けて完全な水
平レジストレーションを得て適当な接触を行っている。
ドッグボーンを使用した際の欠点は、アルミニウムのエ
レクトロマイグレーションの問題が回路内のアルミニウ
ム構造の最小寸法を本来的に制限しているのでドッグボ
ーンが回路の密度を制限するということである。換言す
れば、ビアやコンタクトにおいて水平レジストレーショ
ンおよび完全な導電接触を確保するには幅の広い部分を
設けなければならないので、アルミニウム構造の最小幅
が大きくなる。
〔発明の目的〕
本発明の目的は半導体デバイスにタングステン構造を
形成する改良された方法を提供することにより、上述し
た従来技術の問題点を解消し、高密度・高信頼の半導体
デバイスを製造できるようにすることにある。
〔発明の概要〕
本発明の一実施例によれば、タングステン構造が半導
体の表面にスパッタされる保護クロム層の上にデポジッ
トされる。タングステン層は低圧化学気相成長(low pr
essure chemical vapor deposition)法を用いて付着さ
れる。この技法は陰影効果を生ずることなく深い穴を一
様に埋めることができる一様なタングステン層を作る。
第2のクロム層をタングステン層の表面上にデポジット
し、フォトレジスト・マスクを用いて反応性イオン・エ
ッチャ内で酸素イオンと塩素イオンの混合物を用いてエ
ッチングする。第2のクロム層はフォトレジスト層と比
較して非常に薄いので、第2のクロム層は非常に容易に
エッチングされて線幅の損失がほとんど無いマスクが形
成される。酸素イオンと塩素イオンの混合物はタングス
テンに対して高い選択性を持っているので、第2のクロ
ム層をエッチングしている間にタングステン層はほとん
ど侵されない。次にタングステン層を反応性イオン・エ
ッチャ内で四フッ化炭素イオンと酸素イオンの混合物で
エッチングする。このプロセスは極めて異方性の大きな
エッチング・プロセスから成り、その結果タングステン
構造の完全性が維持される。四フッ化炭素と酸素のイオ
ンはクロムに対して高い選択性を持っているので、エッ
チング中に硬いクロム・マスクの腐食はほとんど無く、
タングステン構造の線幅の劣化はほとんど無い。更に、
タングステンをエッチングするプロセス中に、第1のク
ロム層がその下にある半導体層のような層を保護する。
次に酸素イオンと塩素イオンの混合物を使用して、反応
性イオン・エッチャでクロム・マスクおよび第1のクロ
ム層の露出部分をエッチングする。酸素イオンと塩素イ
オンは下にある半導体とタングステンの層に対して選択
性が高いので、これらタングステンと半導体の層はクロ
ム・エッチング・プロセス中に損傷しない。
本発明の利点は、アルミニウムに比べ、タングステン
構造がより高い融解温度を持っており、一層硬く密度が
大きく、アルミニウム程にはエレクトロマイグレーショ
ンの問題に敏感ではない。従って、タングステン構造の
最小寸法の固有の制限はアルミニウムの固有の寸法制限
よりもかなり小さい。その結果、タングステン構造を利
用してはるかに高い回路密度を達成することができる。
また、六フッ化タングステンが四フッ化炭素イオンと
酸素イオンを用いるエッチング・プロセスの副産物とな
る。六フッ化タングステンは水に対する親和力が強くな
いので、アルミニウムをエッチングするプロセスで塩素
原子の使用に伴って本来的に生ずる腐食の問題はここで
は起らない。
その上、低圧化学気相成長プロセスは一様でない形状
を有する半導体表面にタングステンを等角的にかぶせて
いく(conformal fill)。これにより回路にドッグボー
ンを設ける必要性が無くなり、本発明を利用して達成す
ることができる回路密度が更に大きくなる。その他に、
下側のクロム層は、アンダーカットを生じない反応性イ
オン・エッチング技術を使用しているので、下地の半導
体層またはタングステン構造を傷つけずに長時間の過剰
エッチングに耐えることができる。従って、長い過剰エ
ッチングを採用してストリンガを除去しながら回路の完
全性を維持することができる。
〔発明の実施例〕
第2A図は非一様形状を作る一連の構造部から成っても
よい上側表面12を有する半導体層の概略図を開示してい
る。ただし、説明をわかりやすくするため平らな表面12
として概略的に示してある。
第2B図は半導体層10と半導体層10の表面12にデポジッ
トしたクロム層14の概略図を示す。クロム層14はスパッ
タリングまたは他の物理的成長法等の所望のクロム・デ
ポジット法を用いてデポジットすることができる。クロ
ム層14は半導体層10の保護層となる。クロム層14は典型
的には厚さが300から600オングストロームの範囲にあ
る。
第2C図は化学気相成長法を利用してクロム層14の表面
にデポジットさせたタングステン層16を示す概略図であ
る。このデポジションは、主として所望のデポジション
速度により、300℃と400℃の間の温度で、六フッ化タン
グステンの水素還元によって行われる。タングステン層
16の膜厚は3,000オングストロームから20,000オングス
トローム以上までの範囲に亘っている。タングステン層
16をデポジットさせるのに使用する化学気相成長プロセ
スは半導体層10の上側の表面12及びクロム層14の上面に
形成されたどんな深い穴あるいは溝をも埋めるタングス
テンの一様な層を作る。
第2D図は第2C図のタングステン層16の上面にデポジッ
トした第2のクロム層18を有する構造を概略的に示した
ものである。ここでも、クロム層18は所望の従来の任意
のデポジション・プロセスを用いてデポジットすること
ができる。第2のクロム層18はエッチング後マスクとし
て働き、四フッ化炭素酸素プラズマ混合体に対して高い
選択性を持っているので、極めて薄く、すなわち、200
から600オングストローム程度にすることができる。
第2E図は第2D図の第2のクロム層18の上面にデポジッ
トした別のフォトレジスト層20を有するデバイスを概略
的に示している。標準のフォトレジスト・プロセスまた
は2層レジスト・プロセスを含む任意の望ましいフォト
レジスト・プロセスでも利用することができる。典型的
に使用されているPMMA2層プロセスは1983年8月発行のH
ewlett−Packard Journal pp.34〜37にH.Abraham,K.Bar
tlett,G.Hills,M.Stoltz,M.Wilsonにより一層完全に開
示されている。このプロセスは大いに反射しやすくまた
非平面的となりやすい金属平面に特に有用である。
第2F図はフォトレジスト層20をエッチして第2のクロ
ム層18をエッチするマスクを形成する方法を示す。フォ
トレジスト層20をエッチするためには、フォトレジスト
層20を光源で露光しなければならない。下層からの反射
により露光プロセスの性能が低下して、プロセスの忠実
度が下がる可能性がある。クロム層18は、そのままにし
ておけばタングステン層16から生ずることになる総合的
反射率を低下させる機能を課す。LPCVD技術を用いてデ
ポジットした5,000オングストロームのタングステン層
上に400オングストロームのクロム膜を使用して436ナノ
メートルの波長においてこの総合的反射率を35%だけ低
下させる働きをする。第2E図に示した構造におけるこの
反射光の強さは裸のアルミニウムの場合の3分の1未満
である。従って、第2F図に示すフォトレジスト・マスク
22の構造は非常に一様な構造である。
第2G図はフォトレジスト・マスク22を使用してクロム
層18(第2F図)をエッチングし、フォトレジスト・マス
ク22に対応するクロム・マスク24を形成する方法を示
す。この処理の後でも、クロム層18の下の層であるタン
グステン層16、第1のクロム層14、及び半導体層10等は
第2F図に示すままとなっている。クロム層18のエッチン
グは、アメリカ合衆国カリフォルニア州サンタ・クララ
所在のApplied Materials、Inc.から入手できるApplied
Materials AME8130反応性イオン・エッチャにより行わ
れ、アメリカ合衆国カリフォルニア州パロ・アルトのHe
wlett−Packard社から入手できるHewlett−Packard9836
コンピュータで制御される。コンピュータはRS−232リ
ンクを介してエッチャの状態を監視し、レーザ反射率計
の出力はHP−IBディジタル電圧計に送られるので、コン
ピュータはエッチングが進むにつれてその進行を監視す
ることができる。コンピュータは所定の終了点判定基準
を用いて、第1図に示すように、また以下に記すよう
に、エッチング・プロセスの終了を判定する。反応性イ
オン・エッチャの内部でプラズマを形成している酸素イ
オンと塩素イオンの混合物はクロム層18をエッチングし
てフォトレジスト・マスク22を忠実に複製するのに使用
される。酸素・塩素プラズマのフォトレジスト(PMMA)
に対する選択性はあまり良くない(クロム:PMMA=1:2)
が、第2のクロム層18が非常に薄い、すなわち500オン
グストローム以下の程度であるから、クロム・マスク24
の線幅の損失は極めて小さい(全体で0.1ミクロンより
小)。一方、フォトレジスト・マスク22の方は通常1.3
ミクロンと1.4ミクロンの範囲にある。他に、反応性イ
オン・エッチャによるエッチングの異方性のため線幅の
損失量が少くなる。酸素・塩素プラズマはタングステン
に対する選択性が高いので、クロム・マスク24をエッチ
するプロセスはタングステン層16を傷つけることなく長
時間の過剰エッチングを進めることができる。
第2H図は、タングステン層16(第2G図)をエッチング
してタングステン構造26を形成する方法を概略的に示し
ている。四フッ化炭素・酸素プラズマはAME8130反応性
イオン・エッチャ中で使用され、タングステン層16(第
2G図)をエッチし、第2I図に示すように、タングステン
層16のうちのクロム・マスク24がかぶさっていない部分
を除去してタングステン構造26を形成する。このエッチ
ングにおけるクロム・マスク24のタングステンに対する
選択性は非常に高く、50:1より大きいので、クロム・マ
スク24の浸食により生ずる線幅の損失は非常に少い。そ
の他に、第1のクロム層14が半導体層10に対する保護層
として働くのでタングステンをエッチングしてタングス
テン構造26を形成するプロセスでは、半導体層10を傷つ
けずに長時間の過剰エッチングを進めることができる。
これはストリンガやその他の不要な構造を過剰エッチン
グで除去することができるという点で有利である。この
エッチングにおいても、反応性イオン・エッチャの異方
性からタングステン構造26のアンダーカットが防止され
るので、このプロセスで長時間の過剰エッチングを行っ
ても高度の完全性と構造一様性が得られる。また、フォ
トレジスト・マスク22はタングステンのエッチング・プ
ロセス中に本来的に除去されるので第2H図に示す構造は
タングステンをエッチングするプロセスが完了した後も
そのまま残る。
第2I図はクロム・マスク24とクロム層14をエッチング
して、タングステン構造26を残す方法を示す。ここでも
酸素・塩素プラズマを使用してクロム・マスク24とクロ
ム層14の露出部分を除去する。酸素・塩素プラズマはタ
ングステン構造と二酸化シリコン、ニケイ化チタン、シ
リコンまたはアルミニウムから構造することができる半
導体層10に対する選択性が高いので半導体層10に損傷が
生じない。上述のエッチング・プロセスの結果、半導体
層10の上に配設されているクロム・パッド14の上に配設
された一連のタングステン構造26が得られる。このタン
グステン構造26は高度の一様性と構造完全性とを備えて
いる。また、ストリンガあるいは他の不要な構造を除去
するのに長時間の過剰エッチが使用された。
第1図は第2A図〜第2I図に示した構造を形成する際に
説明した各ステップの概略を示す図である。第1図に示
すとおり、ステップ28では薄いクロム層14が半導体層10
の予め選択された面12にデポジットされる。ステップ30
に示すように、タングステン層16を低圧化学気相成長法
(LPCVD)を用いてデポジットし、クロム層14の上面に
亘り一様なタングステン層を作る。ステップ32に示した
ように、第2の薄いクロム層18を従来のスパッタリング
技術を用いてタングステン層16の上にデポジットする。
ステップ34に示すように、フォトレジスト層20が第2の
クロム層18の上にデポジットされる。次いでフォトレジ
スト層20を所定の光パターンで露光してエッチングし、
ステップ36及び38に示すように、フォトレジスト・マス
ク22を形成する。次に反応性イオン・エッチャ内で酸素
・塩素プラズマを使用して第2のクロム層18をエッチン
グし、クロム・マスク24を作る。次に四フッ化炭素・酸
素プラズマを使用してタングステン層16をエッチング
し、タングステン構造26を形成する。フォトレジスト・
マスク22の四フッ化炭素・酸素プラズマに対する選択性
は大きくない(1:1)ので、フォトレジスト・マスク22
の全部が約5000オングストロームを上回る厚さのタング
ステンをエッチングするプロセスの過程で除去される。
次にクロム・マスクおよび第1のクロム層のうちのタン
グステンのエッチングにより露出した部分を反応性イオ
ン・エッチャで酸素イオンと塩素イオンとから成るエッ
チング・プラズマを用いて除去する。
第3図は第2G図〜第2I図に示すエッチング・プロセス
におけるレーザ反射率対エッチング時間の関係をプロッ
トした図である。上に開示したとおり、エッチング・プ
ロセス中の半導体の反射率を確定するにはレーザ反射率
計を使用する。半導体の表面の反射率は異なる層をエッ
チングするごとに変化するから、エッチング・プロセス
の段階について反射率から良好な指示を得ることができ
る。この情報はコンピュータに送られて終了点判定基準
を求めると共に反応性イオン・エッチャを制御してエッ
チング・プロセスを停止させる。第3図に示すように、
第2のクロム層18を除去してクロム・マスク24を形成す
るエッチング・プロセスは充分な過剰エッチングをとも
なって2分で行われる。次にタングステンのエッチング
は、第3図のプロット線で示したように、ストリンガを
除去するに充分な過剰エッチも行なって約14分の所へ進
む。次にクロム保護層14のエッチングがほぼ19分の所ま
で進む。ここで反射率の大きな変化が起ってクロム層14
が除去されてしまったことを示す。
第4図は過剰エッチングを達成するタングステン層エ
ッチングの線抵抗対時間をプロットしたものである。第
4図のプロットで示したとおり、100%以上の過剰エッ
チングを行っても、線幅損失またはアンダーカットによ
るタングステン構造の抵抗の増大はほとんど無い。デー
タによれば100%を越す過剰エッチングに対して0.9ミク
ロン幅の線について5%の抵抗の増加が生じたことを示
している。タングステン構造に害を及ぼさずにこれ程の
過剰エッチングする能力は本発明の大きな利点である。
〔発明の効果〕
以上説明したように、本発明は半導体装置内に、得ら
れるタングステン構造の完全性を低下させることなくま
た下地の半導体層を劣化させることなく高度の一様性を
与え長時間の過剰エッチングが可能なタングステン構造
を形成する方法を提供するものである。アスペクト比の
高いタングステン導体は本発明の方法を用いて形成るこ
とができるが、これはエレクトロマイグレーションや、
プロセスに使用するエッチング・プラズマのせいでの腐
食が起きにくいという点で同様なアルミニウム構造に比
較してかなりな長所を持っている。また、タングステン
をデポジットするのに低圧化学気相成長法を使用してい
るので、ドッグボーンの必要性が無くなり、このため本
発明により達成できる回路密度が更に増大する。プラズ
マ・エッチング技術の異方性のため、アンダーカットを
生じたり高アスペクト比のタングステン構造を劣化させ
たりすることなく、ストリンガその他の不要構造を除去
するための長時間の過剰エッチングが可能になる。四フ
ッ化炭素・酸素プラズマのクロムに対する選択性が高い
ので線幅の損失がほとんど無く、下地の半導体層の保護
ができる。
本発明に関するこれまでの説明は例示と説明とのため
に示したものである。この説明は包括的であることある
いは本発明をここで開示した具体的形態そのものに限定
することを意図するものではなく、他の修正や変更が上
述の技法に照なして可能である。たとえば、本発明はア
スペクト比が1までのサブミクロンの金属線路に適用す
ることができる。本発明は3レベル・メタライゼーショ
ン・プロセスであって、2つのレベルは2ミクロン・ピ
ッチであり3つのレベル全てに完全に外部的なコンタク
トを有すようなプロセスに取入れることができる。本実
施例の選択および説明は、本発明の原理とその実際的応
用も最も良く説明し、これにより当業者が企図する特定
の用途に適するように本発明を各種実施例及び各種修正
に最も良く利用することができるようになされた。本願
特許請求の範囲は本発明の他の実施形態をも含むように
解釈されねばならない。
【図面の簡単な説明】
第1図は本発明の一実施例における手順を説明する図、
第2A図ないし第2I図は本発明の一実施例における各ステ
ップにおいて半導体上に形成されている諸構造を説明す
る図、第3図はエッチングの進行を観測するための方法
を説明する図、第4図はエッチング時間による導体線抵
抗の変化を示す図である。 10:半導体層 12:表面 14,18:クロム層 16:タングステン層 20:フォトレジスト層 22:フォトレジスト・マスク 24:クロム・マスク 26:タングステン構造。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】下記の(a)ないし(g)のステップを有
    するタングステン構造形成方法。 (a)半導体上の予め選択された表面に第1のクロム層
    を形成するステップ。 (b)低圧化学気相成長法を用いて前記第1のクロム層
    上にタングステン層をデポジットするステップ。 (c)前記タングステン層上に第2のクロム層を形成す
    るステップ。 (d)前記第2のクロム層上にマスキング・パターンを
    形成するステップ。 (e)タングステンに対して選択性を有するイオンを用
    いて前記第2のクロム層のうちの前記マスキング・パタ
    ーンでおおわれていない部分をプラズマ・エッチングす
    ることによりクロム・マスクを形成するステップ。 (f)クロムに対して選択性を有するイオンを用いて前
    記タングステン層のうちの前記クロム・マスクでおおわ
    れていない部分をプラズマ・エッチングするステップ。 (g)タングステンに対して選択性を有するイオンを用
    いて前記クロム・マスクおよび前記第1のクロム層のう
    ちの前記タングステンでおおわれていない部分をプラズ
    マ・エッチングするステップ。
  2. 【請求項2】前記タングステンに対して選択性を有する
    イオンとして塩素イオンを含むイオンを用い、前記クロ
    ムに対して選択性を有するイオンとしてフッ素と酸素を
    含むイオンを用いることを特徴とする請求項1記載のタ
    ングステン構造形成方法。
JP14272888A 1987-06-12 1988-06-09 タングステン構造形成方法 Expired - Lifetime JP2585064B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62261 1979-07-30
US6226187A 1987-06-12 1987-06-12

Publications (2)

Publication Number Publication Date
JPS6413741A JPS6413741A (en) 1989-01-18
JP2585064B2 true JP2585064B2 (ja) 1997-02-26

Family

ID=22041302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14272888A Expired - Lifetime JP2585064B2 (ja) 1987-06-12 1988-06-09 タングステン構造形成方法

Country Status (5)

Country Link
EP (1) EP0295135B1 (ja)
JP (1) JP2585064B2 (ja)
DE (1) DE3878996T2 (ja)
HK (1) HK77093A (ja)
SG (1) SG61893G (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2004281A1 (en) * 1988-12-09 1990-06-09 Nun-Sian Tsai Etching of integrated-circuit device metallization and resulting device
US5338702A (en) * 1993-01-27 1994-08-16 International Business Machines Corporation Method for fabricating tungsten local interconnections in high density CMOS
US5439847A (en) * 1993-11-05 1995-08-08 At&T Corp. Integrated circuit fabrication with a raised feature as mask
US5882992A (en) * 1994-08-25 1999-03-16 International Business Machines Corporation Method for fabricating Tungsten local interconnections in high density CMOS circuits
JPH08186120A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体装置の製造方法
JP4913345B2 (ja) * 2004-01-26 2012-04-11 株式会社ミツトヨ 反射型光電式エンコーダ用スケール、スケールの製造方法及び光電式エンコーダ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias

Also Published As

Publication number Publication date
JPS6413741A (en) 1989-01-18
EP0295135B1 (en) 1993-03-10
DE3878996T2 (de) 1993-10-07
HK77093A (en) 1993-08-06
SG61893G (en) 1993-07-09
EP0295135A1 (en) 1988-12-14
DE3878996D1 (de) 1993-04-15

Similar Documents

Publication Publication Date Title
CA1062658A (en) Making coplanar layers of thin films
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
EP0146038A2 (en) Planarization of multi-level interconnected metallization system
EP0571547A4 (ja)
US6218283B1 (en) Method of fabricating a multi-layered wiring system of a semiconductor device
US4289834A (en) Dense dry etched multi-level metallurgy with non-overlapped vias
US4925524A (en) Method for forming tungsten structures in a semiconductor
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
US5234864A (en) Method for interconnecting layers in a semiconductor device using two etching gases
US6372649B1 (en) Method for forming multi-level metal interconnection
JP2000101156A (ja) 改良された平滑度を持つ窒化ニオブのグラウンドプレ―ンを有するように超伝導体集積回路の表面粗さを低減する方法
JP2585064B2 (ja) タングステン構造形成方法
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP3238363B2 (ja) 半導体素子の金属配線形成方法
JPH11274299A (ja) 配線形成方法
KR100289655B1 (ko) 반도체소자의금속배선형성방법
JPH0969495A (ja) 半導体装置の製造方法
JPH0582521A (ja) 集積回路用の導電性構成体
KR100571696B1 (ko) 반도체 소자의 제조 방법
US6559542B1 (en) Semiconductor device and method of manufacturing the same
JPH05121378A (ja) 半導体装置の製造方法
JPH0653326A (ja) 半導体装置の製造方法
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0799199A (ja) 半導体装置の製造方法