JPS637686B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、トランスバーサル形自動等化器にお
いて制御不能時（発散時）の制御の暴走を防ぐ回
路に付加して制御不能時間を短縮するための回路
を設けることに関するものである。

直交振幅変調方式あるいは位相変調方式等にお
いて高速データ伝送を行う場合、伝送波形は回線
の波形歪を受けて符号間干渉が生ずる。

例えば波形歪が無線回路の選択性フエージング
に起因する場合、この波形歪は時々刻々と変化す
るため常時この歪を自動監視し、符号間干渉を生
じないように波形を等化するトランスバーサル形
自動等化器の如き波形等化装置を導入することが
有用である。

ここで、制御アルゴリズムとしてゼロフオーシ
ング（Zero Forcing ZF）法を用いた場合のト
ランスバーサル形自動等化器の基本構成を第１図
にブロツク図で示す。

同図において、１は１符号周期に等しい遅延時
間を有する遅延素子、２は等化作用に直接は無関
係で入力信号（主信号）の振幅だけを変える可変
減衰器、３，４は符号間干渉を等化するエコー信
号（主信号より時間的に進みあるいは遅れて重み
付けされた信号）の振幅および極性を変える可変
減衰器、５は加算器、６は識別器、７は誤差信号
検出器、８は可変減衰器制御回路である。

動作を簡単に説明する。一般に遅延時間Ｔの遅
延素子を複数個縦続に接続して信号を通過させた
場合、或る遅延素子の出力点で得られる信号を基
準（主信号と呼ぶことにする）として考えるな
ら、入力側に向つて１個目の遅延素子の出力は主
信号よりＴだけ進んだ信号となり、２個目の出力
は2Tだけ進み、ｎ個目の出力はnTだけ進む。逆
に出力側に向つての各出力信号は、Ｔ，2T，…
…nTだけ遅れた各信号が得られる。

今減衰器２へ出力されている信号を主信号とす
れば、減衰器３へ出力される信号（エコー信号）
は主信号より１符号周期に相当する時間だけ進ん
だ信号であり、逆に減衰器４へ出力される信号
（エコー信号）は主信号より１符号周期に相当す
る時間だけ遅れた信号となる。

そして、主信号及びこれらのエコー信号は、そ
れぞれ加算器５に送られ、ここで波形の等化が行
われる。この等化出力は識別器６に入力され、識
別信号が該識別器６から出力される。誤差信号検
出器７は、等化出力と識別信号を比較し、誤差を
検出して出力する。制御回路８は、誤差信号検出
器７からの誤差信号とZF法による場合は、推定
送信信号として識別器６からの識別信号とを入力
され、これらに基いて可変減衰器２，３，４を制
御し、所定の波形等化が行われるようにする。

上記したトランスバーサル形自動等化器は、等
化不能な波形歪あるいは等化器以外の異常によつ
て制御不能になつた場合、等化器の出力は入力信
号より劣化する傾向があり、等化器が伝送路の主
系統に挿入されているため重大な支障をきたす。
したがつて従来はたとえば第２図に示すようにさ
らに等化不能検出回路９、可変減衰器初期値設定
回路１０を付加して、等化不能時には可変減衰器
をすべて初期値設定して等化機能が働かないよう
にし、入力信号をそのまま出力していた。この場
合等化不能信号をトランスバーサル形自動等化器
の等化出力からある一定規準に従つて得ているの
で、トランスバーサル形等化器が等化している間
は入力信号に大きな波形歪があつても等化不能信
号が発生しない。しかし一旦等化不能信号が発生
してしまうと等化器が等化しないため、波形歪が
等化不能信号が発生した時よりかなり少なくなら
ない限り、等化不能信号が消滅しない。このため
本来は等化できる程度の波形歪であるのに初期値
設定が解除されないため、等化不能時間が長くな
るという欠点がある。

本発明はこの欠点を除去するため、周期的に等
化不能信号を解除する回路を付加したもので以下
図面について詳細に説明する。

第３図は本発明の実施例であつて第２図におけ
る等化不能検出回路９にさらに等化不能信号を周
期的に解除する等化不能信号解除回路１１を付加
したものである。該等化不能信号解除回路１１に
より、等化不能信号を周期的に解除すると等化装
置への入力信号の波形歪が等化可能の範囲内に入
つていれば、これが等化されることにより加算器
５の等化出力において波形歪が小さくなるため等
化不能信号が消滅し、以後等化機能が継続するこ
とになる。これに対して等化器が等化不能な波形
歪が入力信号にまだ存在する場合は再び等化不能
信号が発生し、入力信号の波形歪が等化可能な波
形歪になるまでこれを繰り返す。等化不能信号解
除回路としては、等化不能信号が「１」（等化不
能であることを示す）になつた時に、「０」と
「１」の値をとり一定周期で発振する回路であり、
その１例を第４図に示す。

これは、マルチバイブレータのような簡単な発
振器１２とAND回路１３とで容易に構成できる。
発振器の周期は短いほど良く、その最小値は等化
器の等化動作への引き込み時間で制限される。す
なわち発振器出力「０」の値（解除を意味する）
をとる時間は、等化器の引き込み時間以上でなけ
ればならない。

第５図は変調信号を入力とする復調器とトラン
スバーサル形自動等化器とを組み合わせた系にお
いて、等化不能検出回路としてキヤリア再生回路
１４の出力周波数とトランスバーサル形自動等化
器への入力キヤリア周波数との同期非同期を検出
するキヤリア非同期検出回路１５を使用した実施
例である。この場合キヤリア再生回路の制御情報
を等化出力より得ているため、等化不能時にはキ
ヤリア再生系の同期がはずれ、キヤリア非同期検
出信号により初期値設定回路１０が駆動される。
一般に、キヤリア再生回路は引き込み範囲を広く
するために非同期時にスイーパによりキヤリア再
生回路のフリーラン出力周波数を変化させてい
る。このような場合、本構成ではスイーパによつ
て変化しているフリーラン出力周波数が搬送波と
ほぼ同一になつた時点において、初期値設定が解
除され、等化器が等化できる波形歪であるなら
ば、等化動作が始まり、それと同時に再生キヤリ
ア同期も確立してキヤリア非同期信号は消滅する
ことになる。

したがつて等化不能信号解除回路の発振器の周
期は、スイーパの周期との差が大きいほどフリー
ラン出力周波数が搬送波とほぼ同一になつて初期
値設定が解除される割合が多く、その最小値は第
３図の実施例で述べたように等化器の引き込み時
間で制限される。

以上説明したように、本発明により簡単な等化
不能信号解除回路を付加することにより、等化器
への入力信号の歪みが等化可能な範囲にある限
り、常に等化器を動作状態に引き戻すことが可能
となるので、等化器の等化不能時間を短縮するこ
とができ、等化器の等化能力を有効に発揮でき
る。

図はベースバンド帯トランスバーサル形自動等
化器の例を示したが、中間周波数帯のトランスバ
ーサル形自動等化器の場合にも同様にして適用で
きる。

【図面の簡単な説明】

第１図はトランスバーサル形自動等化器の基本
的構成例、第２図は、従来の初期値設定回路を適
用したトランスバーサル形自動等化器の例、第３
図は本発明の実施例１、第４図は等化不能信号解
除回路の具体例、第５図は本発明の実施例２であ
る。 １…１符号周期に等しい遅延時間を有する遅延
素子、２，３，４…可変減衰器、５…加算器、６
…識別器、７…誤差信号検出器、８…可変減衰器
制御回路、９…等化不能検出回路、１０…可変減
衰器初期値設定回路、１１…等化不能信号解除回
路、１２…発振器、１３…AND回路、１４…キ
ヤリア再生回路、１５…キヤリア非同期検出回
路。

Claims (1)

【特許請求の範囲】
1. １ 複数の縦続に接続された遅延素子と該各遅延
   素子の出力タツプからの遅延信号をそれぞれ入力
   される複数個の極性反転が可能な可変減衰器と、
   該可変減衰器の出力を合成して等化出力を生じる
   加算器と、該等化出力を識別して識別信号を発生
   する識別回路と、前記識別信号と等化出力との差
   に基いて誤差信号を発生する誤差検出器と、該誤
   差信号及び推定送信信号に基き前記可変減衰器を
   制御する可変減衰器制御回路と上記加算器の出力
   を検出して、等化不能であるときに等化不能信号
   を発する等化不能検出回路と、該等化不能検出回
   路からの等化不能信号により前記可変減衰器制御
   回路をしてすべての可変減衰器を初期値設定して
   等化機能が働かないようにせしめる初期値設定回
   路とを有して成る自動波形等化装置において等化
   不能信号が発生中該等化不能信号を周期的に解除
   する等化不能信号解除回路を有することを特徴と
   する自動波形等化装置。