JPS6219097B2 - - Google Patents
Info
- Publication number
- JPS6219097B2 JPS6219097B2 JP9298179A JP9298179A JPS6219097B2 JP S6219097 B2 JPS6219097 B2 JP S6219097B2 JP 9298179 A JP9298179 A JP 9298179A JP 9298179 A JP9298179 A JP 9298179A JP S6219097 B2 JPS6219097 B2 JP S6219097B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- discriminator
- amount
- error
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は通信伝送路に生じる等化歪を自動的に
補償する自動等化器の改良に関する。特に高速度
データ伝送に適する自動等化器の安定性向上に関
する。
補償する自動等化器の改良に関する。特に高速度
データ伝送に適する自動等化器の安定性向上に関
する。
伝送路を通過した通信信号は、伝送路の振幅歪
および遅延歪により信号に歪が生じて受信端に到
達する。このため、受信装置にはこの歪を補償す
るための等化器が用いられる。近年高速データ伝
送には、受信信号について一定のタイムスロツト
毎にリアルタイム演算処理を行い、フイードバツ
ク系により自動等化を行う装置が利用されるよう
になつた。
および遅延歪により信号に歪が生じて受信端に到
達する。このため、受信装置にはこの歪を補償す
るための等化器が用いられる。近年高速データ伝
送には、受信信号について一定のタイムスロツト
毎にリアルタイム演算処理を行い、フイードバツ
ク系により自動等化を行う装置が利用されるよう
になつた。
第１図は、この種の装置の従来例回路構成図で
ある。受信データRDは受信データのレジスタ１
に与えられ、その受信データの１タイムスロツト
ル毎に、このレジスタ１の内部を図の左から右
へ、各エレメントX-2、X-1、X0、X1、X2を順に
シフトする。レジスタ２には等化修正量が各エレ
メントC-2〜C2に蓄えられていて、上記レジスタ
１の各エレメントとレジスタ２の各エレメントの
内容は、掛算器３で演算されて、加算器５に与え
られるように構成されている。加算器５の出力
は、等化補償された受信データRD′であり、出力
として利用される。
ある。受信データRDは受信データのレジスタ１
に与えられ、その受信データの１タイムスロツト
ル毎に、このレジスタ１の内部を図の左から右
へ、各エレメントX-2、X-1、X0、X1、X2を順に
シフトする。レジスタ２には等化修正量が各エレ
メントC-2〜C2に蓄えられていて、上記レジスタ
１の各エレメントとレジスタ２の各エレメントの
内容は、掛算器３で演算されて、加算器５に与え
られるように構成されている。加算器５の出力
は、等化補償された受信データRD′であり、出力
として利用される。
受信データレジスタ１のセンターにある受信デ
ータX0に対する等化結果は となる。この値は、識別器６で理想値と比較さ
れ、誤差量が得られ、これが加算器７に送られて
修正値に加えられ、レジスタ２に蓄えられた修正
量Cnがさらに最適値に修正される。
ータX0に対する等化結果は となる。この値は、識別器６で理想値と比較さ
れ、誤差量が得られ、これが加算器７に送られて
修正値に加えられ、レジスタ２に蓄えられた修正
量Cnがさらに最適値に修正される。
この動作の繰返しにより、自動等化器の出力デ
ータはタイムスロツト毎に誤差量が最小化され、
定常的に最小の誤差量の等化を行うことができ
る。
ータはタイムスロツト毎に誤差量が最小化され、
定常的に最小の誤差量の等化を行うことができ
る。
このような従来装置では、伝送路の状態が僅か
づつ変化している場合には、最適等化を行うこと
ができるが、伝送路に何らかの原因で急激な変化
あるいは擾乱が生じ、短い時間でこれが消滅し
て、平常の伝送路の状態に回復するようなことが
起こると、その後は上述の自動等化機能が最小値
に収束せず、系が発散することがある。すなわ
ち、伝送路に急激な変化が生じると、この影響を
受けた受信データはレジスタ１に入力され、修正
値Cnによつて修正される。しかし、その修正を
受けた値は理想値より極端にはずれているので、
識別器６からは過大な誤差量が送出され、これが
修正値Cnに加算され異常な値になる。伝送路の
擾乱が除かれても、修正値Cnは異常な値であ
り、これが定常な状態に戻ることができたとして
も、かなりの時間を要し、この間の受信データが
適正に等化されず多くは失われる。
づつ変化している場合には、最適等化を行うこと
ができるが、伝送路に何らかの原因で急激な変化
あるいは擾乱が生じ、短い時間でこれが消滅し
て、平常の伝送路の状態に回復するようなことが
起こると、その後は上述の自動等化機能が最小値
に収束せず、系が発散することがある。すなわ
ち、伝送路に急激な変化が生じると、この影響を
受けた受信データはレジスタ１に入力され、修正
値Cnによつて修正される。しかし、その修正を
受けた値は理想値より極端にはずれているので、
識別器６からは過大な誤差量が送出され、これが
修正値Cnに加算され異常な値になる。伝送路の
擾乱が除かれても、修正値Cnは異常な値であ
り、これが定常な状態に戻ることができたとして
も、かなりの時間を要し、この間の受信データが
適正に等化されず多くは失われる。
本発明はこれを改良するもので、伝送路に一時
的な擾乱が生じても、自動等化器の過修正または
系の発散を防ぎ、擾乱の回復後に直ちに正常な動
作に戻ることのできる自動等化器を提供すること
を目的とする。
的な擾乱が生じても、自動等化器の過修正または
系の発散を防ぎ、擾乱の回復後に直ちに正常な動
作に戻ることのできる自動等化器を提供すること
を目的とする。
本発明は、識別器から送出される誤差量が一定
の値を越えて過大であるときには、この誤差量を
修正値に加算することを禁止することを特徴とす
る。
の値を越えて過大であるときには、この誤差量を
修正値に加算することを禁止することを特徴とす
る。
すなわち本発明は、識別器から送出される誤差
量が一定値を越えたことを検出する判定回路と、
上記誤差量を修正値に与える通路に設けられ上記
判定回路の検出出力によりその通路を禁止状態に
制御するゲート回路とを備えたことを特徴とす
る。
量が一定値を越えたことを検出する判定回路と、
上記誤差量を修正値に与える通路に設けられ上記
判定回路の検出出力によりその通路を禁止状態に
制御するゲート回路とを備えたことを特徴とす
る。
実施例図面によりさらに詳しく説明する。
第２図は本発明実施例装置の回路構成図であ
る。受信データのレジスタ１、修正量のレジスタ
２、掛算器３、加算器５、識別器６、および加算
器７については、第１図に示す従来例と同様であ
るので説明の繰返しを省く。
る。受信データのレジスタ１、修正量のレジスタ
２、掛算器３、加算器５、識別器６、および加算
器７については、第１図に示す従来例と同様であ
るので説明の繰返しを省く。
本発明の特徴ある構成は、識別器６の出力に得
られる誤差量を加算器７の各エレメントに与える
回路にある。すなわち、識別器６の出力はゲート
回路１０を介して加算器７の各エレメントに与え
られる。このゲート回路１０は、識別器６の出力
が導かれた判定回路１１により、タイマー回路１
２を介して制御されるように構成されている。判
定回路１１は、識別器６の出力に得られる誤差量
がある一定の基準を越えているか否かを判定する
回路である。タイマー回路１２は、モノマルチバ
イブレータにより構成され、入力に信号が与えら
れると出力に信号を送出し、入力の信号が消滅す
ると一定の時間の後に出力信号の送出を停止する
ように構成されている。
られる誤差量を加算器７の各エレメントに与える
回路にある。すなわち、識別器６の出力はゲート
回路１０を介して加算器７の各エレメントに与え
られる。このゲート回路１０は、識別器６の出力
が導かれた判定回路１１により、タイマー回路１
２を介して制御されるように構成されている。判
定回路１１は、識別器６の出力に得られる誤差量
がある一定の基準を越えているか否かを判定する
回路である。タイマー回路１２は、モノマルチバ
イブレータにより構成され、入力に信号が与えら
れると出力に信号を送出し、入力の信号が消滅す
ると一定の時間の後に出力信号の送出を停止する
ように構成されている。
このように構成された装置では、自動等化器と
して安定な動作が行われているときには、ゲート
回路１０が開いたままであり、全体の動作は第１
図で説明した従来例と同様である。すなわち、受
信データRDは１タイムスロツト毎に、レジスタ
１の各エレメントを左から右へ順にシフトする。
レジスタ２には修正量が蓄積されていて、これが
掛算器３で演算され、加算器５に与えられて加算
される。従つて等化後の出力信号は となる。
して安定な動作が行われているときには、ゲート
回路１０が開いたままであり、全体の動作は第１
図で説明した従来例と同様である。すなわち、受
信データRDは１タイムスロツト毎に、レジスタ
１の各エレメントを左から右へ順にシフトする。
レジスタ２には修正量が蓄積されていて、これが
掛算器３で演算され、加算器５に与えられて加算
される。従つて等化後の出力信号は となる。
この出力信号は識別器６で理想値と比較され、
その誤差がゲート回路１０から加算器７の各エレ
メントに送られ、修正値（Cn）に加算され、常
に識別器６の出力誤差が最小になるようにフイー
ドバツク制御される。
その誤差がゲート回路１０から加算器７の各エレ
メントに送られ、修正値（Cn）に加算され、常
に識別器６の出力誤差が最小になるようにフイー
ドバツク制御される。
ここで、伝送路に擾乱が生じて、受信データに
急激な変化が起きた場合を考える。このときは加
算器５の出力には大きな変化が生じ、これは理想
値と著しく相違する値となるので、識別器６の出
力には大きな誤差量が送出される。これは判定回
路１１により異常と判定され、判定回路１の出力
に信号が送出され、タイマー回路１２を駆動し
て、ゲート回路１０を禁止状態にする。従つて、
この異常に大きな誤差量は加算器７に送られな
い。レジスタ２に蓄積された修正量も、異常とな
る直前の値に保持されて変更されない。
急激な変化が起きた場合を考える。このときは加
算器５の出力には大きな変化が生じ、これは理想
値と著しく相違する値となるので、識別器６の出
力には大きな誤差量が送出される。これは判定回
路１１により異常と判定され、判定回路１の出力
に信号が送出され、タイマー回路１２を駆動し
て、ゲート回路１０を禁止状態にする。従つて、
この異常に大きな誤差量は加算器７に送られな
い。レジスタ２に蓄積された修正量も、異常とな
る直前の値に保持されて変更されない。
伝送路の擾乱が回復して、受信データが正常に
戻ると、識別器６の送出する誤差量は小さくな
り、判定回路１１は出力信号の送出を停止する。
これによりタイマー回路１２は、定められた時間
を経過した後に復旧し、ゲート回路１０は開かれ
る。
戻ると、識別器６の送出する誤差量は小さくな
り、判定回路１１は出力信号の送出を停止する。
これによりタイマー回路１２は、定められた時間
を経過した後に復旧し、ゲート回路１０は開かれ
る。
このようにしてフイードバツクループが再び構
成されると、このときの状態は異常の発生する直
前の状態とほとんど等しく、直ちに適正な自動等
化制御の状態に入り、制御系が乱されたり、ある
いは発散するようなことがない。
成されると、このときの状態は異常の発生する直
前の状態とほとんど等しく、直ちに適正な自動等
化制御の状態に入り、制御系が乱されたり、ある
いは発散するようなことがない。
上述の回路で、タイマー回路１２は伝送路の擾
乱が回復してから、しばらく安定な状態が持続す
ることを確認してから、フイールドバツクループ
を再構成するように動作するが、このタイマー回
路１２は必ずしも必要でなく、多少の変動を許容
すれば省くこともできる。
乱が回復してから、しばらく安定な状態が持続す
ることを確認してから、フイールドバツクループ
を再構成するように動作するが、このタイマー回
路１２は必ずしも必要でなく、多少の変動を許容
すれば省くこともできる。
以上述べたように、本発明によれば伝送路に一
時的な擾乱が生じても、自動等化器の過修正また
は系の発散を防ぎ、擾乱の回復後に直ちに正常な
動作に戻ることができる自動等化器が得られる。
本発明は高速度データ通信の受信装置に実施して
特に効果的である。
時的な擾乱が生じても、自動等化器の過修正また
は系の発散を防ぎ、擾乱の回復後に直ちに正常な
動作に戻ることができる自動等化器が得られる。
本発明は高速度データ通信の受信装置に実施して
特に効果的である。
第１図は従来例の自動等化器の回路構成図。第
２図は本発明実施例自動等化器の回路構成図。 １……レジスタ（受信データ）、２……レジス
タ（修正量）、３……掛算器、５……加算器、６
……識別器、７……加算器、１０……ゲート回
路、１１……判定回路、１２……タイマー回路。
２図は本発明実施例自動等化器の回路構成図。 １……レジスタ（受信データ）、２……レジス
タ（修正量）、３……掛算器、５……加算器、６
……識別器、７……加算器、１０……ゲート回
路、１１……判定回路、１２……タイマー回路。
Claims (1)
- 【特許請求の範囲】 １ 等化器出力に得られる等化されたデータを理
想値と比較する識別器と、この識別器の出力に得
られる理想値との誤差量により修正値を変更する
手段とを含む自動等化器において、 上記識別器の出力に得られる理想値との誤差量
が一定値を越えたことを検出する判定回路と、 上記誤差量を修正値に与える通路に設けられ上
記判定回路の検出出力によりその通路を禁止状態
に制御するゲート回路と を備えたことを特徴とする自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9298179A JPS5617532A (en) | 1979-07-20 | 1979-07-20 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9298179A JPS5617532A (en) | 1979-07-20 | 1979-07-20 | Automatic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5617532A JPS5617532A (en) | 1981-02-19 |
| JPS6219097B2 true JPS6219097B2 (ja) | 1987-04-27 |
Family
ID=14069552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9298179A Granted JPS5617532A (en) | 1979-07-20 | 1979-07-20 | Automatic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5617532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008029532A1 (fr) * | 2006-09-05 | 2008-03-13 | Panasonic Corporation | Appareil de traitement de signaux de reproduction |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5765057A (en) * | 1980-10-09 | 1982-04-20 | Canon Inc | Copy machine |
| GB2111354B (en) * | 1981-11-19 | 1985-06-19 | Standard Telephones Cables Ltd | Echo canceller |
-
1979
- 1979-07-20 JP JP9298179A patent/JPS5617532A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008029532A1 (fr) * | 2006-09-05 | 2008-03-13 | Panasonic Corporation | Appareil de traitement de signaux de reproduction |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5617532A (en) | 1981-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940442A (en) | High speed data receiver | |
| EP0105503A2 (en) | Automatic adaptive equalizer having improved reset function | |
| US5703905A (en) | Multi-channel timing recovery system | |
| EP1155541B1 (en) | Erasure based instantaneous loop control in a data receiver | |
| CA1327840C (en) | Auto-threshold/adaptive equalizer | |
| CA1084127A (en) | Adaptive equalizer with improved distortion analysis | |
| EP0122637B1 (en) | Automatic adaptive equalizer | |
| JPS6219097B2 (ja) | ||
| JPH025343B2 (ja) | ||
| JPH0226406B2 (ja) | ||
| JP3457280B2 (ja) | バイポーラデータストリームにおける妨害を抑圧するための方法及びこの方法を実施するための回路装置 | |
| JPS637686B2 (ja) | ||
| EP4213390A9 (en) | Loop filter, and timing recovery method and apparatus | |
| JP3080642B2 (ja) | 自動等化システム | |
| US5422606A (en) | Automatic equalizer | |
| JPS6363129B2 (ja) | ||
| JPS6024735A (ja) | 受信機 | |
| JPS63214022A (ja) | 受信回路 | |
| JPH0376434A (ja) | 自動等化器 | |
| JPS58206262A (ja) | 通信制御装置 | |
| JPS59200533A (ja) | 適応判定帰還自動等化器 | |
| JPS6331228A (ja) | デ−タモ−ド収束方法 | |
| JPH053776B2 (ja) | ||
| JPS58156206A (ja) | 自動利得制御回路 | |
| JPH04330839A (ja) | モデム装置 |