JPS6370443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6370443A JPS6370443A JP21548286A JP21548286A JPS6370443A JP S6370443 A JPS6370443 A JP S6370443A JP 21548286 A JP21548286 A JP 21548286A JP 21548286 A JP21548286 A JP 21548286A JP S6370443 A JPS6370443 A JP S6370443A
- Authority
- JP
- Japan
- Prior art keywords
- package
- die pad
- semiconductor device
- recess
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に係り、特にその封止パッケージ
構造に関するものである。
構造に関するものである。
第２図は従来のジグザグ・イン・ライン・パッケージ半
導体装置のフレーム平面図である。図において、１はダ
イパッド、２はダイパッドｌをささえるグイバッドリー
ド、３は内部リード、４はパッケージの外部に導出され
る外部リード、５は回路構成された半導体素子、６は金
属細線である。
導体装置のフレーム平面図である。図において、１はダ
イパッド、２はダイパッドｌをささえるグイバッドリー
ド、３は内部リード、４はパッケージの外部に導出され
る外部リード、５は回路構成された半導体素子、６は金
属細線である。
次に動作について説明する。ダイパッドＩに半導体素子
５を載置し、複数の金属細線６により内部リード３の先
端部と接続する。次いで第２図に示す破線より内側を封
止材（一般にエポキシレジン）にて封止し、さらにダイ
パーリードカットを行いパッケージを形成する。
５を載置し、複数の金属細線６により内部リード３の先
端部と接続する。次いで第２図に示す破線より内側を封
止材（一般にエポキシレジン）にて封止し、さらにダイ
パーリードカットを行いパッケージを形成する。
このようにして形成したもののダイパッドリード２付近
を拡大した透視図が第３図である。この図において、１
，２．６は第２図に示したものであり、７はパッケージ
を構成する封止材である。
を拡大した透視図が第３図である。この図において、１
，２．６は第２図に示したものであり、７はパッケージ
を構成する封止材である。
従来の半導体装置は以上のように構成されているので、
ダイパッド１を介して半導体素子５と電気的に結合して
いるダイパッドリード２部分の切り口がパッケージ外形
線と同一線上に露出しているために、外部の基板等の導
体部分とショートする事により誤動作する忌れがあった
。
ダイパッド１を介して半導体素子５と電気的に結合して
いるダイパッドリード２部分の切り口がパッケージ外形
線と同一線上に露出しているために、外部の基板等の導
体部分とショートする事により誤動作する忌れがあった
。
この発明は上記のような問題点を解消するためになされ
たもので、封止後にグイバッドリード等の部分と外部基
板等が不必要に電気的接触を行なわず、誤動作を防止で
きる半導体装置を得ることを目的とする。
たもので、封止後にグイバッドリード等の部分と外部基
板等が不必要に電気的接触を行なわず、誤動作を防止で
きる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体素子とこの半導体
素子が載置されるフレームの封止を行なうパッケージの
封止時にダイパッドを保持するダイパッドリード等の、
必要時以外は外部と接触すべきでない導体の先端が露出
するパッケージ部分を凹状に形成したものである。
素子が載置されるフレームの封止を行なうパッケージの
封止時にダイパッドを保持するダイパッドリード等の、
必要時以外は外部と接触すべきでない導体の先端が露出
するパッケージ部分を凹状に形成したものである。
この発明においては、ダイパッドリード等の必要時以外
は外部と接触すべきでない導体の先端が露出するパッケ
ージ部分を凹状に形成することにより、その導体と他の
基板等とのショートを防止する事ができる。
は外部と接触すべきでない導体の先端が露出するパッケ
ージ部分を凹状に形成することにより、その導体と他の
基板等とのショートを防止する事ができる。
（発明の実施例）
以下、この発明の一実施例を図について説明する。第１
図は、この発明を実施したパッケージの発明要所付近の
パッケージ部分の拡大透視図を示す。図において、第２
図、第３図と同一符号は同一部分を示し、１はダイパッ
ド、２は封止時にグイパッド１の保持を行なうダイパッ
ドリード、７はパッケージを形成する封止材である。ダ
イパッドリード２が位置するパッケージ部分は凹状に形
成されており、リード２の先端はこの凹部以、外のパッ
ケージ外形線よりも内方の位置で露出している。
図は、この発明を実施したパッケージの発明要所付近の
パッケージ部分の拡大透視図を示す。図において、第２
図、第３図と同一符号は同一部分を示し、１はダイパッ
ド、２は封止時にグイパッド１の保持を行なうダイパッ
ドリード、７はパッケージを形成する封止材である。ダ
イパッドリード２が位置するパッケージ部分は凹状に形
成されており、リード２の先端はこの凹部以、外のパッ
ケージ外形線よりも内方の位置で露出している。
本実施例においては、図に示すようにダイパッドリード
２の封止パッケージ部分を凹状に形成したので、他の基
板等がパッケージと接触するような場合でも、該パッケ
ージは凹部以外の部分で保持され、凹部で露出するグイ
バンドリード２とは接触する事はない。従って、その部
分でのショートが起きず、半導体装置の誤動作を防止す
ることができる。
２の封止パッケージ部分を凹状に形成したので、他の基
板等がパッケージと接触するような場合でも、該パッケ
ージは凹部以外の部分で保持され、凹部で露出するグイ
バンドリード２とは接触する事はない。従って、その部
分でのショートが起きず、半導体装置の誤動作を防止す
ることができる。
なお、上記実施例では、ダイパッドリード２の場合につ
いて説明したが、外部に不必要に接触を行なわせたくな
い導体、例えば、半導体テスト時に、は必要とするが使
用時には必要としないテスト用端子等であってもよく、
上記実施例と同様の効果を奏する。
いて説明したが、外部に不必要に接触を行なわせたくな
い導体、例えば、半導体テスト時に、は必要とするが使
用時には必要としないテスト用端子等であってもよく、
上記実施例と同様の効果を奏する。
（発明の効果）
以上のように、この発明によればダイパッドリード等の
必要時以外は外部と接触すべきでない導体韻の封止パッ
ケージ部分を凹状に形成したので、その導体と他の基板
等とのショートの恐れがなくなり、半導体装置の誤動作
を防止することができるという効果がある。
必要時以外は外部と接触すべきでない導体韻の封止パッ
ケージ部分を凹状に形成したので、その導体と他の基板
等とのショートの恐れがなくなり、半導体装置の誤動作
を防止することができるという効果がある。
第１図はこの発明の一実施例による半導体装誼封止用パ
ッケージ部分透視拡大図、第２図は半導体装置に使用さ
れるフレームを示す平面図、第３図は従来の半導体装置
封止用パッケージの部分透視拡大図である。 １はダイパッド、２はダイパッドリード、３しま内部リ
ード、４は外部リード、５は半導体素子、６は金属細線
、７は封止材である。 なお、図中同一符号は同−又は相当部分を示す。
ッケージ部分透視拡大図、第２図は半導体装置に使用さ
れるフレームを示す平面図、第３図は従来の半導体装置
封止用パッケージの部分透視拡大図である。 １はダイパッド、２はダイパッドリード、３しま内部リ
ード、４は外部リード、５は半導体素子、６は金属細線
、７は封止材である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）、半導体素子をフレームのダイパッドに載置し封
止してパッケージを形成してなる半導体装置において、 必要時以外は外部と接触すべきでない導体の先端が露出
する上記パッケージ部分は凹状に形成されていることを
特徴とする半導体装置。 - （２）上記導体はダイパッドリードであることを特徴と
する特許請求の範囲第１項記載の半導体装置。 - （３）上記導体はテスト用端子であることを特徴とする
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21548286A JPS6370443A (ja) | 1986-09-11 | 1986-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21548286A JPS6370443A (ja) | 1986-09-11 | 1986-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6370443A true JPS6370443A (ja) | 1988-03-30 |
Family
ID=16673111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21548286A Pending JPS6370443A (ja) | 1986-09-11 | 1986-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6370443A (ja) |
-
1986
- 1986-09-11 JP JP21548286A patent/JPS6370443A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6370443A (ja) | 半導体装置 | |
| JPH02133942A (ja) | セラミックチップキャリア型半導体装置 | |
| JPS6362343A (ja) | プロ−ブ・カ−ド | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JPS6148952A (ja) | 半導体装置 | |
| JP3153185B2 (ja) | 半導体装置 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JP2514430Y2 (ja) | ハイブリッドｉｃ | |
| JPH0720924Y2 (ja) | 半導体装置 | |
| JPH039541A (ja) | 半導体装置の製造方法 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| JPH0513624A (ja) | 半導体装置 | |
| JPS60113451A (ja) | 半導体パツケ−ジ | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPS62102536A (ja) | 集積回路パツケ−ジ | |
| JPH0472646A (ja) | 半導体装置用パッケージ | |
| JPH03155143A (ja) | 半導体装置の実装方法 | |
| JPS6151953A (ja) | 半導体装置 | |
| JPH05291474A (ja) | 半導体装置及びその製造方法 | |
| JPH0256959A (ja) | 表面実装型樹脂封止半導体装置用リードフレーム |