JPS6369310A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS6369310A JPS6369310A JP21476486A JP21476486A JPS6369310A JP S6369310 A JPS6369310 A JP S6369310A JP 21476486 A JP21476486 A JP 21476486A JP 21476486 A JP21476486 A JP 21476486A JP S6369310 A JPS6369310 A JP S6369310A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- roms
- parallel
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000015654 memory Effects 0.000 claims description 10
- 238000005070 sampling Methods 0.000 abstract description 7
- 101150065817 ROM2 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はディジタルフィルタに関し、特に読出し専用メ
モリ（ＲＯＭ＞を用いたディジタルフィルタに関する。
モリ（ＲＯＭ＞を用いたディジタルフィルタに関する。
従来技術
従来、この種のディジタルフィルタとしては、ＲＯＭを
用いたいわゆるＲＯＭテーブル参照形のＦ Ｉ Ｒ（ｒ
ｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ５ｐｏｎｓｅ）形デ
ィジタルフィルタがあり、その詳細は、Ｎ、Ｂｏｕｔｉ
ｎ、Ｒ，Ｇｏｕｌｃｔ ｅｔ ａｔ、“Ａｎａｌｙｓｉ
ｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ ａ ＲＯＨ５ｙｎｔ
ｈｅｓｉｚｅｒ ａｓ ａｎ ｏｐｔｉｍｕｍ
Ｄｉｇｉｔａｌ Ｔｒａｎｓｍｉｔ Ｆｉｌｔｅ
ｒ″、３ｒｄ ｌＣＤ５Ｃ，１９７５，Ｄｐ８７〜９０
．に開示されている。
用いたいわゆるＲＯＭテーブル参照形のＦ Ｉ Ｒ（ｒ
ｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅ５ｐｏｎｓｅ）形デ
ィジタルフィルタがあり、その詳細は、Ｎ、Ｂｏｕｔｉ
ｎ、Ｒ，Ｇｏｕｌｃｔ ｅｔ ａｔ、“Ａｎａｌｙｓｉ
ｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ ａ ＲＯＨ５ｙｎｔ
ｈｅｓｉｚｅｒ ａｓ ａｎ ｏｐｔｉｍｕｍ
Ｄｉｇｉｔａｌ Ｔｒａｎｓｍｉｔ Ｆｉｌｔｅ
ｒ″、３ｒｄ ｌＣＤ５Ｃ，１９７５，Ｄｐ８７〜９０
．に開示されている。
当該ＲＯＭテーブル参照形のディジタルフィルタでは、
構成は簡単であるが使用する回路素子の速度によって動
作速度の限界が生ずる。例えば、現在の素子技術では、
ＲＯＭのアクセスタイムは高々３０〜４０ｎｓであり、
よってこのＲＯＭから読出されたデータのサンプリング
速度は２５〜３０１４１％ｌとなる。そのために、４倍
サンプリングを適用した場合の信号速度は６〜７ Ｈｂ
ｏｓとなる。
構成は簡単であるが使用する回路素子の速度によって動
作速度の限界が生ずる。例えば、現在の素子技術では、
ＲＯＭのアクセスタイムは高々３０〜４０ｎｓであり、
よってこのＲＯＭから読出されたデータのサンプリング
速度は２５〜３０１４１％ｌとなる。そのために、４倍
サンプリングを適用した場合の信号速度は６〜７ Ｈｂ
ｏｓとなる。
この様に、ＲＯＭテーブル参照形のディジタルフィルタ
は構成が簡単であるが、ＲＯＭのアクセス速度によって
信号速度が限定されるという欠点がある。
は構成が簡単であるが、ＲＯＭのアクセス速度によって
信号速度が限定されるという欠点がある。
発明の目的
本発明の目的は、ＲＯＭの動作速度は遅くても全体の動
作速度は高速とすることが可能なＲＯＭテーブル参照形
のディジタルフィルタを提供することである。
作速度は高速とすることが可能なＲＯＭテーブル参照形
のディジタルフィルタを提供することである。
発明の構成
本発明によれば、符号量干渉データを格納した読出し専
用メモリと、この読出し専用メモリからの読出しデータ
をアナログ変換するディジタル／アナログ変換手段とを
有するディジタルフィルタであって、前記読出し専用メ
モリを複数個設け、これ等読出し専用メモリを並列的に
アクセス制御してヤＩられた読出しデータを並列／６列
変換手段により直列データに変換するようにしたことを
特徴とするディジタルフィルタが１！１られる。
用メモリと、この読出し専用メモリからの読出しデータ
をアナログ変換するディジタル／アナログ変換手段とを
有するディジタルフィルタであって、前記読出し専用メ
モリを複数個設け、これ等読出し専用メモリを並列的に
アクセス制御してヤＩられた読出しデータを並列／６列
変換手段により直列データに変換するようにしたことを
特徴とするディジタルフィルタが１！１られる。
実施例
以下に図面を用いて本発明の詳細な説明する。
第１図は本発明の実施例のブロック図である。
本実施例においては、符号量干渉データを予め格納した
符号量干渉テーブルとして２個のＲＯＭ１゜２を設け、
この２個のＲＯＭ１．２に対してシフトレジスタ３のデ
ータによりアクセスを行って読出す。ＲＯＭＩ、２から
の読出しデータは並／直列変換回路４において直列デー
タとなり、Ｄ／Ａ（ディジタル／７すＯグ）変換回路５
にてアナログ信号とされる。
符号量干渉テーブルとして２個のＲＯＭ１゜２を設け、
この２個のＲＯＭ１．２に対してシフトレジスタ３のデ
ータによりアクセスを行って読出す。ＲＯＭＩ、２から
の読出しデータは並／直列変換回路４において直列デー
タとなり、Ｄ／Ａ（ディジタル／７すＯグ）変換回路５
にてアナログ信号とされる。
タイミング制御回路６はＲＯＭ１．２の読出し動作タイ
ミング及び並／直列変換回路４の動作タイミングを決定
するタイミング信号を生成する回路である。
ミング及び並／直列変換回路４の動作タイミングを決定
するタイミング信号を生成する回路である。
第２図は第１図のブロックの動作タイミング制御回路を
示すものであり、（Ｃ）はシフトレジスタ３のデータに
より決定される出力波形であって、Ｔは信号速度、Ｔｓ
はサンプリング速度を示しており、出力電圧はＴｓ毎に
変化したデータが導出される場合の波形である。この場
合、ＲＯＭ１からは＜Ａ）に示す如き信号波形が、また
ＲＯＭ２からは（Ｂ）に示す如き信号波形が夫々読出さ
れるものとする。すなわち、ＲＯＭ １には、シフトレ
ジスタ３により決定される出力波形（Ｃ）の偶数サンプ
ルデータを予め格納しておき、またＲＯＭ２には、シフ
トレジスタ３により決定される出力波形（Ｃ）の奇数サ
ンプリングデータを予め格納しておく。そして、両ＲＯ
Ｍ１．２の各読出しタイミングは、図示する如く出力波
形のサンブリ’、ｔｌＪ速度Ｔｓ （７）２ｆｆｉ（７
）２Ｔｓ ｆＢｌ、ニー行ワレ、ＲＯＭ２による奇数サ
ンプルデータの読出しタイミングのＴＳ経過後にＲＯＭ
Ｉによる偶数サンプルデータの読出しタイミングがｖ制
御される様になっている。。
示すものであり、（Ｃ）はシフトレジスタ３のデータに
より決定される出力波形であって、Ｔは信号速度、Ｔｓ
はサンプリング速度を示しており、出力電圧はＴｓ毎に
変化したデータが導出される場合の波形である。この場
合、ＲＯＭ１からは＜Ａ）に示す如き信号波形が、また
ＲＯＭ２からは（Ｂ）に示す如き信号波形が夫々読出さ
れるものとする。すなわち、ＲＯＭ １には、シフトレ
ジスタ３により決定される出力波形（Ｃ）の偶数サンプ
ルデータを予め格納しておき、またＲＯＭ２には、シフ
トレジスタ３により決定される出力波形（Ｃ）の奇数サ
ンプリングデータを予め格納しておく。そして、両ＲＯ
Ｍ１．２の各読出しタイミングは、図示する如く出力波
形のサンブリ’、ｔｌＪ速度Ｔｓ （７）２ｆｆｉ（７
）２Ｔｓ ｆＢｌ、ニー行ワレ、ＲＯＭ２による奇数サ
ンプルデータの読出しタイミングのＴＳ経過後にＲＯＭ
Ｉによる偶数サンプルデータの読出しタイミングがｖ制
御される様になっている。。
この様にＲＯＭＩ、２からは、タイミングｔ、１１ ｔ
１回路６の制御によってシフトレジスタ３のデータによ
り決定される奇偶サンプルデータが並列的に読出され、
これ等並列データが並／直列変換回路４へ供給されるこ
とにより、直列データとされて第２図（Ｃ）に示す如き
出力波形となる。尚、第２図＜Ａ）〜（Ｃ）において斜
線で示す期間のデータが有効な出力データとなることを
示している。
１回路６の制御によってシフトレジスタ３のデータによ
り決定される奇偶サンプルデータが並列的に読出され、
これ等並列データが並／直列変換回路４へ供給されるこ
とにより、直列データとされて第２図（Ｃ）に示す如き
出力波形となる。尚、第２図＜Ａ）〜（Ｃ）において斜
線で示す期間のデータが有効な出力データとなることを
示している。
こうすることにより、ＲＯＭの個々のアクセス速度の２
倍のサンプリング速度を有する出力波形を）りることが
できることになり、みか番ノ上高速のＲＯＭを用いた回
路と等価となる。ＲＯＭの数を３ｇＡ以上とすれば、更
に高速のディジタルフィルタとなることは明らかである
。
倍のサンプリング速度を有する出力波形を）りることが
できることになり、みか番ノ上高速のＲＯＭを用いた回
路と等価となる。ＲＯＭの数を３ｇＡ以上とすれば、更
に高速のディジタルフィルタとなることは明らかである
。
発明の効果
本発明によれば、ＲＯＭテーブル参照形フィルタにおい
て速度ｕ１限の要因となっているＲＯＭを複数個用意し
て、夫々に対応するサンプリング値を予め格納せしめて
おき、これ等ＲＯＭの出力データを並／直列変換処理す
ることにより、個々のＲＯＭは低速でも全体としてはあ
たかも高速のＲＯＭを用いた如く動作させることができ
るという効果がある。
て速度ｕ１限の要因となっているＲＯＭを複数個用意し
て、夫々に対応するサンプリング値を予め格納せしめて
おき、これ等ＲＯＭの出力データを並／直列変換処理す
ることにより、個々のＲＯＭは低速でも全体としてはあ
たかも高速のＲＯＭを用いた如く動作させることができ
るという効果がある。
第１図は本発明の実施例のブロック図であり、第２図（
Ａ）〜（Ｃ）は第１図の実施例の動作を示すタイムチャ
ートである。 主要部分の符号の説明 １．２・・・・・・ＲＯＭ ３・・・・・・シフトレジスタ ４・・・・・・並／直列変換回路 ５・・・・・・Ｄ／Ａ変換回路
Ａ）〜（Ｃ）は第１図の実施例の動作を示すタイムチャ
ートである。 主要部分の符号の説明 １．２・・・・・・ＲＯＭ ３・・・・・・シフトレジスタ ４・・・・・・並／直列変換回路 ５・・・・・・Ｄ／Ａ変換回路
Claims (1)
- 符号間干渉データを格納した読出し専用メモリと、この
読出し専用メモリからの読出しデータをアナログ変換す
るディジタル／アナログ変換手段とを有するディジタル
フィルタであつて、前記読出し専用メモリを複数個設け
、これ等読出し専用メモリを並列的にアクセス制御して
得られた読出しデータを並列／直列変換手段により直列
データに変換するようにしたことを特徴とするディジタ
ルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21476486A JPS6369310A (ja) | 1986-09-11 | 1986-09-11 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21476486A JPS6369310A (ja) | 1986-09-11 | 1986-09-11 | デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6369310A true JPS6369310A (ja) | 1988-03-29 |
Family
ID=16661150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21476486A Pending JPS6369310A (ja) | 1986-09-11 | 1986-09-11 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6369310A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068713B2 (en) | 2001-08-03 | 2006-06-27 | Nec Corporation | Digital filter circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153214A (ja) * | 1984-01-21 | 1985-08-12 | Nippon Hoso Kyokai <Nhk> | デジタル型波形成形フイルタ |
| JPS60173915A (ja) * | 1984-02-20 | 1985-09-07 | Hitachi Ltd | デイジタルフイルタ |
| JPS61164319A (ja) * | 1985-01-17 | 1986-07-25 | Mitsubishi Electric Corp | フイルタ |
| JPS61186012A (ja) * | 1985-02-13 | 1986-08-19 | Sony Corp | 伝送装置の波形整形回路 |
-
1986
- 1986-09-11 JP JP21476486A patent/JPS6369310A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153214A (ja) * | 1984-01-21 | 1985-08-12 | Nippon Hoso Kyokai <Nhk> | デジタル型波形成形フイルタ |
| JPS60173915A (ja) * | 1984-02-20 | 1985-09-07 | Hitachi Ltd | デイジタルフイルタ |
| JPS61164319A (ja) * | 1985-01-17 | 1986-07-25 | Mitsubishi Electric Corp | フイルタ |
| JPS61186012A (ja) * | 1985-02-13 | 1986-08-19 | Sony Corp | 伝送装置の波形整形回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068713B2 (en) | 2001-08-03 | 2006-06-27 | Nec Corporation | Digital filter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100945968B1 (ko) | 반도체기억장치 | |
| JPH0534746B2 (ja) | ||
| JPH0548648B2 (ja) | ||
| JPS6369310A (ja) | デイジタルフイルタ | |
| US4975788A (en) | Video signal skew corrector | |
| JPH0761141B2 (ja) | ビデオメモリ | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JPS6282821A (ja) | 多チヤネルｄａ変換器 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JPH0227828A (ja) | デスタッフ回路 | |
| JPS6132291A (ja) | メモリ装置 | |
| JP2871688B2 (ja) | ディジタル信号の多重化回路と多重分離回路 | |
| SU928635A1 (ru) | Преобразователь кода во временной интервал | |
| SU657435A1 (ru) | К-значный фазоимпульсатор сумматор | |
| SU503297A1 (ru) | Рециркул ционное запоминающее устройство | |
| SU744721A1 (ru) | Способ выборки информации из магнитного запоминающего устройства | |
| SU1424054A1 (ru) | Запоминающее устройство | |
| JPS5863283A (ja) | 順序変換回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH01128174A (ja) | アナログデータ収集システム | |
| SU1649531A1 (ru) | Устройство поиска числа | |
| JPH03269371A (ja) | 波形記憶装置 | |
| JPH04290121A (ja) | 速度変換回路 | |
| SU1195380A1 (ru) | Устройство для воспроизведения цифровой информации с носителя магнитной записи; | |
| JPS62139417A (ja) | 符号変換方式 |