JPS6368904A - プログラマブルコントロ−ラのチエツク方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はプログラマブルコントローラのチェック方法
及び装置に関する。

「発明の背景」 製品の自動搬送装置或は被加工体を加工機の所望の位置
に送り込む場合における自動位置決装置等にプログラマ
ブルコントローラが用いられている。

プログラマブルコントローラは一般に第４図に示すよう
に入力端子群ＩＡと出力端子群ＩＢを有し、入力端子群
ＩＡに各種のセンサを接続しセンサの出力信号が与えら
れる。センサには各種の規格のものが存在する。このた
め入力端子群ＩＡには例えばＡＣ１００Ｖ入力用、ＡＣ
２４■入力用、ＤＣ２４Ｖ入力用、ＤＣ１２Ｖ入力、Ｄ
Ｃ６■入力用等の各種の入力電圧に対応したものを任意
に組合せて用意する。

出力端子群ＩＢには各種の負荷を接続する。負荷として
はモータ、ヒータ等であり、これにも各種の定格電圧の
ものが存在する。このため出力端子には例えばＡＣ２０
０Ｖを出力する端子と、ＡＣｌｏｏＶを出力する端子と
、ＤＣ２４Ｖを出力する端子と、ＤＣ１２Ｖを出力する
端子等を制御しようとするシステムに応じて任意に組合
せて用意する。

このためにプログラマブルコントローラｌにはＡＣ２０
０Ｖの電力供給線２Ａ、ＡＣｌｏｏＶの電力供給線２Ｂ
、ＤＣ２４Ｖの電力供給線２Ｃ。

ＤＣ１２Ｖの電力供給線２Ｄ等が接続され、この電力供
給線２Ａ〜２Ｄを通じて各種の電圧を持つ電力が供給さ
れ、この電力が例えばリレー或はトライブック等を通じ
て出力端子群ＩＢに出力される。

出力端子群ＩＢのどの端子に電力を出力するかは内部に
設けた記憶器に記憶したプログラムに従って決定される
。

つまり、例えば入力端子群ＩＡの隘１と隘５に検出信号
が与えられたとき出力端子群ＩＢの１ｌｉＩ１３にＡＣ
ｌｏｏＶの電力を出力し、搬送装置のモータを起動させ
、入力端子群ＩＡＯ陽３に検出信号が与えられると出力
端子群ＩＢの陽、４の出力端子に電力を出力し、第２の
モータを起動させる。といったような制御を行なう。

記憶器はＲＡＭのような半導体メモリが用いられる。こ
のメモリに任意所望のプログラムを書込むものであるか
ら、この書込が正しく行なわれたか否かをチェックする
必要がある。

「従来技術」 従来のチェック方法 その１．入力端子群ＩＡに所定のセンサを接続し、出力
端子群ＩＢに模擬的にランプ等の負荷を接続し、センサ
の入力に対し、どのランプが点灯したかを見て所定の出
力端子に電力が出力されるか否かを確認する。

その２．記憶器に対する書込器のモニタ機能を利用し記
憶器に書込んだプログラムが目的通り書込まれているか
否かを確認する。

その３．入力端子群ＩＡと出力端子群ＩＢに制御しよう
とするシステムを全て接続し、システムを制御して動作
を確認する。

「発明が解決しようとする問題点」 その１に記したようにプログラマブルコントローラの出
力に模擬負荷としてランプを接続し、ランプの点滅によ
ってプログラマブルコントローラの動作をチェックする
方法によれば確かに出力の状態をチェックすることがで
きる。

然し乍らこの場合には入力信号と出力信号の間のタイミ
ングがどのようになっているかを見ることはできない。

またその２に記したプログラム作成器のモニタ機能を用
いてプログラムのチェックを行なう場合にはプログラム
自体のチェックは行なうことができるが、実際にプログ
ラマブルコントローラから所定の電圧の電力が出力され
るか否かをチェックすることはできない。

つまり記憶器に収納したプログラム自体のチェックは行
なうことができるが、記憶器から読出された条件に従っ
てその条件によって決められる出力端子に確かに所定の
電圧を持つ電力が出力されたか否かはチェックすること
はできない。

このようにその１．その２の何れのチェック方法によっ
ても入力信号と出力信号の間のタイミング関係をチェッ
クすることができない欠点がある。

このため実状はその３に記したチェック方法を採ること
が多い。然し乍らこのチェック方法によればプログラム
に暇疵がある場合は機械設備が暴走する等して事故を起
し易い。

このようにプログラマブルコントローラの動作をチェノ
・りすることはむずかしい。然も最近のプログラマブル
コントローラは入力と出力の全端子数が５００点以上の
ものが一般化されているためそのプログラムのチェック
作業は極めて困難なものとなっている。

「問題点を解決するための手段」 この発明によるチェック方法は、 被検査プログラマブルコントローラに与える模擬入力信
号を表わす入力理論タイムチャートと、その模擬入力信
号に対する正規の応答出力を表わす出力理論タイムチャ
ートとを表示させると共に出力理論タイムチャートに近
接して被検査プログラマブルコントローラの実応答出力
を表わす出力実行タイムチャートを表示させ、出力理論
タイムチャートを基準に出力実行タイムチャートを比較
し、プログラマブルコントローラのプログラムが正しい
か否かを判定するようにしてプログラマブルコントロー
ラをチェックするようにしたものである。

この発明のチェック装置は Ａ、被検査プログラマブルコントローラに模擬入力信号
を与える模擬信号発生手段と、 Ｂ、被検査プログラマブルコントローラの実応答出力信
号を取込む記憶手段と、 Ｃ８模擬入力信号から正規の応答出力に対応する期待値
信号を出力する期待値信号発生手段と、Ｄ１期待値信号
発生手段から出力される期待値信号を出力理論タイムチ
ャートとして表示し、記憶手段に記憶した実応答出力信
号を実行タイムチャートとして出力理論タイムチャート
に近接して表示する表示器と、 によって構成するものである。

「作　用」 この発明のチェック方法によれば入力信号を表わす入力
理論タイムチャートに対し正規の応答出力を表わす出力
理論タイムチャートを表示させると共に、この出力理論
タイムチャー１・に近接して被検査プログラマブルコン
トローラの実応答出ノｊを表わす出力実行タイムチャー
トを表示させ、出力理論タイムチャートを基準に出力実
行タイムチャートを比較し、出力実行タイムチャー１・
と出力理論タイムチャートとの不一致を見てプログラム
の暇疵を見付けることができる。

また入力理論タイムチャートを表示すれば入力理論タイ
ムチャートと出力実行タイムチャートを比較することに
よって入力と出力のタイミング関係をチェックすること
ができる。

この発明のチェック装置によれば模擬信号発生手段と、
記憶手段と、期待値信号発生手段と、期待値信号発生手
段と、表示器とによって構成するからこれらは全てパー
ソナルコンピュータによって構成することができる。従
ってチェック装置を安価に作ることができる。

然も模擬入力信号を順次出力させ、その応答出力を表示
して正規の期待値と比較校正するから多点入力及び多点
出力形プログラマブルコントローラであってもそこに収
納したプログラムの良否を短時間にチェックすることが
できる。

「実施例」 第１図にこの発明によるプログラマブルコントローラの
チェック装置を示す。図中１は被検査プログラマブルコ
ントローラ、３はチェック装置を示す。チェック装置３
は中央処理装置３八と、記憶手段として使われるＲＡＭ
３Ｂと、中央処理装置３Ａを所定の順序で動作させるた
めのプログラムを収納したＲＯＭ３Ｃと、入力ｒｏボー
ド３Ｄ、出力ＩＯボード３Ｅ、キイーボード３Ｆ等によ
って構成される。

この考案ではこれ等中央処理装置３Ａ、ＲＡＭ３Ｂ、Ｒ
ＯＭ３Ｃ，入力ＩＯボード３Ｄ、出ノ月Ｏボード３Ｅ１
キイーボード３Ｆを使って、Ａ、被検査プログラマブル
コントローラに模擬入力信号を与える模擬信号発生手段
と、 Ｂ、被検査プログラマブルコントローラの実応答出力信
号を取込む記憶手段と、 Ｃ６模擬入力信号に対する正規の応答出力に対応する期
待値信号を出力する期待値信号発生手段と、 を構成するものである。

模擬信号発生手段は例えばＲＡＭ３Ｂ又はＲＯＭ３Ｃの
一部を使って予め各センサから出力される信号を時間の
経過に従って模擬的に順次発生するように記憶させて構
成することができる。

中央処理装置３Ａが必要に応じて模擬信号発生手段から
センサの模擬信号を読出し、この読出した模擬信号を出
力ＩＯボード３Ｅに出力する。また必要に応じて表示器
４にも模擬信号を出力する。

表示器４は模擬信号が与えられた場合は、第２図の上段
に示すような入力理論タイ−ムチヤード１１を表示する
。

これと共にＲＡＭ３Ｂ又はＲＯＭ３Ｃには模擬信号の外
に模擬信号に対して被検査プログラマブルコントローラ
１の正規の応答出力信号、つまり期待値信号を記憶して
おき、この期待値信号を読出して表示器４に送り込む。

この結果表示器４には例えば第２図に示すように上段側
に入力理論タイムチャート１１を表示し、下段側に出力
理論タイム・チャート１２を表示することができる。

出力ＩＯボード３Ｅは被検査プログラマブルコントロー
ラ１の入力端子数と同じ数の出力端子を有し、模擬信号
に含まれる端子指令符号によって指定される端子に「１
」論理の模擬信号を出力する。

出力ＩＯボード３Ｅから出力された模擬信号はレベル変
換器５Ａにおいて実際のセンサの出力信号に対応する実
レベル模擬信号に変換され、その実レベル模擬信号を被
検査プログラマブルコントローラ１の入力端子群ＩＡに
供給する。

プログラマブルコントローラ１は与えられた実レベル模
擬信号に応答して出力端子群ＩＢに電力信号を出力する
。この電力信号はレベル変換器５Ｂでパーソナルコンピ
ュータで取扱われるレベルの信号に変換され、入力■０
ボード３Ｄに入力される。

入力ＩＯボード３Ｄは被検査プログラマブルコントロー
ラ１の出力端子群ＩＢの端子数と同じかそれ以上の数の
入力端子数を有し、その入力端子にレベル変換器５Ｂを
通じて被検査プログラマブルコントローラ１の出力信号
を入力する。

入力ＩＯボード３Ｄに信号が入力されると中央処理装置
３Ａはその端子番号を読取ってＲＡＭ３Ｂに書込む。従
ってＲＡＭ３Ｂは「被検査プログラマブルコントローラ
１の実応答出力信号を取込む記憶手段」を構成している
。

ＲＡＭ３Ｂに取込まれた実応答出力信号は中央処理装置
３Ａによって読出されて表示器４に転送され、表示器４
に点線で示すように出力実行タイムチャート１３を表示
する。出力実行タイムチャート１３は正規の出力理論タ
イムチャート１２と比較するため出力理論タイムチャー
ト１２に近接して表示する。このようにするとその比較
が容易に行なうことができる。

以下にこのチェック装置３を用いたチェック方法を説明
する。

制御手順の一例としてこの例では第３図に示す搬送装置
を制御することを想定してプログラマブルコントローラ
１にプログラムを書込んだものとする。

第３図に示す搬送装置の正規の動作は次の如くである。

製品Ａが第１コンベア１４上を第１モータＩ５の高速運
転により搬送される。製品Ａが第１センサ１６の位置に
来ると第１センサ１６が作動し「１」論理信号を出力し
、第１モータ１５を低速状態に切換える。

製品Ａは低速で第２センサ１７に近すき、第２センサ１
７を作動させる。第２センサ１７が作動することによっ
て第１モータ１５が停止し、第１コンベア１４が停止す
る。

この停止に至る間に製品Ａは停止状態にある第２コンベ
ア１８上にその大半が乗り移っているものとする。

第２コンベア１８の終端には製品Ｂが乗っている。製品
Ｂは第４センサ２１を作動させており、この第４センサ
２工が検出信号を発信している間、第２コンベア１８は
停止状態に制御される。製品Ｂが適当な搬送器（特に図
示しない）によって第２コンベア１８上から取除かれる
と、第２モータ１９が駆動され、第２コンベア１８が高
速駆動される。第２モータ１９が駆動されることによっ
て製品へが第２センサ１７の位置から除かれるため第１
コンヘア１４も高速駆動状態となる。

製品Ａが第３センサ２０の位置に到来すると第３センサ
２０が検出信号を発信し、その検出信号によって第２モ
ータ１９は高速駆動状態から低速駆動状態に切換られる
。

製品Ａが第４センサ２１の位置に到来すると第４センサ
２１の検出信号によって第２モータ１９が停止され第２
コンベア１８が停止する。

第２図にこの制御手順をタイムチャートによって表示し
ている。上段側がセンサの検出信号を表わし、これは入
力理論タイムチャートを示している。

第２図に示すタイミング０〜４の間では第４センサだけ
が検出信号を発信している様子を示している。従ってこ
の状態では正規の出力としては第１モータ１５が高速運
転している。これに対しプログラマブルコントローラ１
の実応答出力は正規の出力理論チャート１３と同じくタ
イミングＯ〜４の間第１モータ１５を高速運転する信号
を出力している様子が表示される。

タイミング４において第１センザ１６が検出信号を発信
すると第１モータ１５は高速運転から低速運転に切換ら
れる。

タイミング６において第２センサ１７が検出信号を発信
すると第１モータ１５は停止状態に制御される。

タイミング９において第４センサ２１の検出信号が断に
なると、第２モータ１９が高速運転状態に制御される。

これと共にタイミング１０において第２センサ１７の検
出信号が断になると第１モータ１５が起動され第１コン
ベア１４は高速運転される。

タイミング１３において第３センサ２０が検出信号を発
信すると、第２モータ１９は高速運転から低速運転に切
換られる。

タイミング１５において第４センサ２１が検出信号を発
信すると、第２モータ１９は停止状態に制御される。

図示の例では正規の出力理論タイムチャーＩ〜１２に出
力実行タイムチャート１３がよく一致して出力され、プ
ログラムがプログラマブルコントローラ１の記憶器に正
しく書込まれていることが表示されている。

「発明の効果」 この発明のチェック方法によれば正規の出力を表わす出
力理論タイムチャート１２と実際にプログラマブルコン
トローラ１から出力された信号を表わす出力実行タイム
チャート１３を近接して表示し、その不一致を見付ける
ことによってプログラマブルコントローラ１の動作を入
力のタイミングと出力のタイミングの双方に関してチェ
ックすることができる。

従って入力端子数及び出力端子数が多くあっても出力理
論タイムチャート１２と出力実行タイムチャート１３の
一致、不一致を見るだけでプログラムの間違い個所の発
見、修正を容易に行なうことができる。

またこの発明によれば機械装置据付後の煩雑で事故の危
険性があるディバックが不必要となり、機械装置が完全
に作動するまでの時間を大ｒｉに短縮することができる
。

またプログラムのミスによって機械が突然動き出すよう
な事故が起きることもない。よって人身事故等の防止も
可能となり、安全確保の上でも重要な役割をはだすこと
ができる。

またこの発明によるプログラマブルコントローラチェッ
ク装置は中央処理装置３Ａ、ＲＡＭ３Ｂ。

ＲＯＭ３Ｇ、等によって構成できるためこれらは一般に
よく知られているパーソナルコンピュータによって構成
することができる。よって汎用のパーソナルコンピュー
タを利用してチェック装置３を構成すれば安価に作るこ
とができる。

【図面の簡単な説明】

第１図はこの発明のチェック装置の一実施例を説明する
ためのブロック図、第２図はこの発明のチェック方法を
説明するための正面図、第３図はこの発明のチェック方
法及び装置の動作を説明するための図、第４図は一般に
使われているプログラマブルコントローラの構造を説明
するためのプロック図である。 １：被検査プログラマブルコントローラ、３：チェソク
装置、４：表示器、５Ａ、５Ｂニレベル変換器。

Claims (2)

【特許請求の範囲】
1. （１）被検査プログラマブルコントローラに模擬入力信
   号を与え、一方その模擬入力信号に対する正規の応答出
   力を表わす出力理論タイムチャートを表示させ、上記出
   力理論タイムチャートに近接して被検査プログラマブル
   コントローラの実応答出力を表わす出力実行タイムチャ
   ートを表示させ、出力理論タイムチャートを基準に出力
   実行タイムチャートを比較し、プログラマブルコントロ
   ーラのプログラムが正しいか否かを判定するようにした
   プログラマブルコントローラのチェック方法。
2. （２）Ａ、被検査プログラマブルコントローラに模擬入
   力信号を与える模擬信号発生手段と、 Ｂ、被検査プログラマブルコントローラの実応答出力信
   号を取込む記憶手段と、 Ｃ、模擬入力信号から正規の応答出力に対応する期待値
   信号を出力する期待値信号発生手段と、 Ｄ、上記期待値信号発生手段から出力される期待値信号
   を出力理論タイムチャートとして表示し、上記記憶手段
   に記憶した実応答出力信号を実行タイムチャートとして
   上記出力理論タイムチャートに近接して表示する表示器
   と、から成るプログラマブルコントローラのチェック装
   置。