JPS6367756A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS6367756A
JPS6367756A JP21315086A JP21315086A JPS6367756A JP S6367756 A JPS6367756 A JP S6367756A JP 21315086 A JP21315086 A JP 21315086A JP 21315086 A JP21315086 A JP 21315086A JP S6367756 A JPS6367756 A JP S6367756A
Authority
JP
Japan
Prior art keywords
frame
substrate
integrated circuit
circuit device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21315086A
Other languages
English (en)
Inventor
Toru Tamaki
玉城 叡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21315086A priority Critical patent/JPS6367756A/ja
Publication of JPS6367756A publication Critical patent/JPS6367756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路装置に関し、特に基板上に搭載
した半導体チップを封止する樹脂の拡が)を規制する樹
脂枠を採用した混成集積回路装置に関する。
〔従来の技術〕
従来、この種の混成集積回路装置として例えば第3図に
縦断面図を示したものが知られている。
第2図において基板21上には半導体チップ23が搭載
され、その周囲に封止樹脂27の拡が9を規制する枠2
5が取シ付けられている。その場合粋の内口径はテーパ
ーカしである。
〔発明が解決しようとする問題点〕
近年、この種の装置分野においては、小型化。
薄型化及び高集積化傾向が益々加速されつつあり、基板
上に搭載した部品の占有面積をいかに小さくするかが極
めて重要である。例えば半導体チップを搭載し穴場合は
、その封止面積をいかにしてベアチップの面積に近づけ
るかが大きな課題である。
しかるに、上述した従来の装置構造においては、基板上
に搭載した半導体チップを封止する樹脂の拡がシを規制
する枠としてその厚み方向の形状がストレート状のもの
を採用している。そのため枠の機械的強度を確保するた
め枠の肉幅を大きくすると、その拡大幅が直接に基板上
に搭載したナツプの占有面積を増大させるという欠点が
ある。
〔問題点を解決するための手段〕
本発明の装置は、基板上に搭載された半導体テツブを封
止する樹脂の拡がりを規制する枠として。
その内口径をテーパー状にしてあり、粋の底部(基板へ
の取シ付部)よυも上部の口径を狭くしたことを特徴と
している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図であり、第2図は
平面透視図である。基板11上に半導体ナツツ゛13を
搭載した後、チップの周囲に封止樹脂17の拡が9を規
制する枠15を取シつけである。その枠は内口径をテー
パー状にしである、すなわち枠の上部は内口径を小さく
シ、その分砕の肉幅を太くしてあシ、また底部は内口径
を太きくし、その分砕の肉@を細くしである。
〔発明の効果〕
以上説明したように本発明は基板上に搭載した半導体チ
ップを封止する樹脂の拡がりを規制する枠としてその上
部よシ底部の内口径を広くシ、その分砕自体の肉幅を細
くした枠を採用している。
そのため基板上におけるチップの封止占有面積を大幅に
削減できる効果がある。
なお枠の機械的強度を確保するためには、枠の上部の肉
幅十分太くシ、その分内口径を狭くすればよい。
【図面の簡単な説明】
第1図及び第2図は、各々本発明の一実施例)てよる混
成集積回路装置の縦断面図及び平面透視図である。また
は第3図は従来の混成集積回路装置の縦断面図である。 11.21・・・基板、12.22・・・基板の導体回
路パターン、13.23・・・半導体チップ、14.2
4・・・ボンディングワイヤ、15.25・・・枠、1
6.26・・・枠取付用の接着材、17.27・・・封
止樹脂。 代理人 弁理士  内 原   晋、  ′−)第 /
 図 茅 3 回

Claims (1)

    【特許請求の範囲】
  1.  基板上に搭載された半導体チップを樹脂封止する構造
    において、封止用樹脂の拡がり範囲を規制する樹脂止め
    枠として内口径をテーパー状にした枠を採用したことを
    特徴とする混成集積回路装置。
JP21315086A 1986-09-09 1986-09-09 混成集積回路装置 Pending JPS6367756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21315086A JPS6367756A (ja) 1986-09-09 1986-09-09 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21315086A JPS6367756A (ja) 1986-09-09 1986-09-09 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS6367756A true JPS6367756A (ja) 1988-03-26

Family

ID=16634398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21315086A Pending JPS6367756A (ja) 1986-09-09 1986-09-09 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS6367756A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758005A1 (fr) * 1996-12-30 1998-07-03 Solaic Sa Module a circuit integre comportant un organe de conformation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758005A1 (fr) * 1996-12-30 1998-07-03 Solaic Sa Module a circuit integre comportant un organe de conformation
WO1998029906A1 (fr) * 1996-12-30 1998-07-09 Schlumberger Systemes Module a circuit integre comportant un organe de conformation

Similar Documents

Publication Publication Date Title
US6686223B2 (en) Method for fabricating multi-chip package semiconductor device
KR930022534A (ko) 열 강화 반도체 장치 및 그 제조 방법
JP2852178B2 (ja) フィルムキャリアテープ
JP2001156251A (ja) 半導体装置
JP2001015632A (ja) 半導体装置、その製造方法及び半導体装置用基板
US6150730A (en) Chip-scale semiconductor package
JPS6367756A (ja) 混成集積回路装置
JP2797598B2 (ja) 混成集積回路基板
GB2115220A (en) Semiconductor device and method of producing the same
KR0167281B1 (ko) 비엘피 패키지
KR200198470Y1 (ko) 반도체 패키지
KR0133386Y1 (ko) 반도체 패키지
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
JPH07106470A (ja) 半導体装置
JPH04260342A (ja) 半導体集積回路装置
KR100525091B1 (ko) 반도체 패키지
JP2004031561A (ja) 半導体装置およびその製造方法
JPH02201946A (ja) 半導体装置
KR970072360A (ko) 반도체 패키지 및 그 제조방법
JPH03220759A (ja) 樹脂封止型半導体装置
JPH0531226U (ja) ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板
JPH0645514A (ja) 混成集積回路
JPH02302048A (ja) 半導体装置
JPH01171251A (ja) ピングリッドアレーパッケージ
JPH02164055A (ja) 半導体装置