JPS6366083B2 - - Google Patents
Info
- Publication number
- JPS6366083B2 JPS6366083B2 JP58045468A JP4546883A JPS6366083B2 JP S6366083 B2 JPS6366083 B2 JP S6366083B2 JP 58045468 A JP58045468 A JP 58045468A JP 4546883 A JP4546883 A JP 4546883A JP S6366083 B2 JPS6366083 B2 JP S6366083B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mosfet
- output
- input
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 3
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は出力を可変できる電流出力型デジタル
−アナログ（Ｄ−Ａ）変換器に関する。
−アナログ（Ｄ−Ａ）変換器に関する。
重み電流源としてMOSFETの飽和領域の特性
を利用している従来の双方向電流出力デジタル−
アナログ（Ｄ−Ａ）変換器は、特に2.5V程度の
低電圧で200ｍＷ程度の出力でスピーカーを直接
駆動するには、重み電流源用MOSFET及び電流
極性切替用MOSFETのチヤンネル幅を5V駆動時
より４倍以上にしなければならず、このＤ−Ａ変
換器をLSIに組み込む場合、Ｄ−Ａ変換器のLSI
の中に占める割合が大きくなり、コストが5V電
源用のＤ−Ａ変換器を組み込む場合より大幅に上
昇する欠点があつた。また直線性歪みも5V動作
時に較べ大幅に悪くなる欠点があつた。また
2.5V程度の低電圧で200ｍＶ程度の出力でスピー
カーを直接駆動するＤ−Ａ変換器は出力調整機能
を持つていなかつたので、音量調整ができないと
いう欠点があつた。
を利用している従来の双方向電流出力デジタル−
アナログ（Ｄ−Ａ）変換器は、特に2.5V程度の
低電圧で200ｍＷ程度の出力でスピーカーを直接
駆動するには、重み電流源用MOSFET及び電流
極性切替用MOSFETのチヤンネル幅を5V駆動時
より４倍以上にしなければならず、このＤ−Ａ変
換器をLSIに組み込む場合、Ｄ−Ａ変換器のLSI
の中に占める割合が大きくなり、コストが5V電
源用のＤ−Ａ変換器を組み込む場合より大幅に上
昇する欠点があつた。また直線性歪みも5V動作
時に較べ大幅に悪くなる欠点があつた。また
2.5V程度の低電圧で200ｍＶ程度の出力でスピー
カーを直接駆動するＤ−Ａ変換器は出力調整機能
を持つていなかつたので、音量調整ができないと
いう欠点があつた。
本発明の目的は、上記の欠点を排除するもの
で、低電圧にてスピーカーを直接駆動し小さい歪
率で大きな出力を得、その出力が直接可変できる
Ｄ−Ａ変換器を提供することにある。
で、低電圧にてスピーカーを直接駆動し小さい歪
率で大きな出力を得、その出力が直接可変できる
Ｄ−Ａ変換器を提供することにある。
本発明は重み電流源として重み入力信号によつ
てON又はOFFし、各々並列に接続されている
MOSFET群、前記MOSFET群のドレイン出力
が入力されており可変抵抗値によつてしきい値が
可変となり、入力と同相の出力特性を持つ第１の
ゲート手段、前記第１のゲート手段の出力及び互
いに逆相の極性切替信号が入力されている第２及
び第３のインバータ（反転）特性をもつゲート手
段、前記MOSFET群のドレインとＤ−Ａ変換器
の第１及び第２の出力端子の間にそれぞれ直列に
接続されている第１及び第２のMOSFET、前記
第１及び第２のMOSFETのゲート電極にはそれ
ぞれ前記第２及び第３のゲート手段の出力が接続
され、前記第１のゲート手段と第２のゲート手段
と第１のMOSFET又は、第１のゲート手段と第
３のゲート手段と第２のMOSFETによつて前記
MOSFETのドレイン・ソース間電圧を前記可変
抵抗値に依存する電圧を安定に保つよう作用する
事により前記重み電流源MOSFETに対し、負荷
変動に対しても安定に前記ドレイン・ソース間電
圧に依存した電流を流させ、前記、互いに逆相の
極性切換信号がゲート電極に入力されている第３
及び第４のMOSFET、前記第３及び第４の
MOSFETのドレイン及びソースを各々電源の一
端及びＤ−Ａ変換器の第１及び第２の出力端子に
接続されている事を特徴とする。
てON又はOFFし、各々並列に接続されている
MOSFET群、前記MOSFET群のドレイン出力
が入力されており可変抵抗値によつてしきい値が
可変となり、入力と同相の出力特性を持つ第１の
ゲート手段、前記第１のゲート手段の出力及び互
いに逆相の極性切替信号が入力されている第２及
び第３のインバータ（反転）特性をもつゲート手
段、前記MOSFET群のドレインとＤ−Ａ変換器
の第１及び第２の出力端子の間にそれぞれ直列に
接続されている第１及び第２のMOSFET、前記
第１及び第２のMOSFETのゲート電極にはそれ
ぞれ前記第２及び第３のゲート手段の出力が接続
され、前記第１のゲート手段と第２のゲート手段
と第１のMOSFET又は、第１のゲート手段と第
３のゲート手段と第２のMOSFETによつて前記
MOSFETのドレイン・ソース間電圧を前記可変
抵抗値に依存する電圧を安定に保つよう作用する
事により前記重み電流源MOSFETに対し、負荷
変動に対しても安定に前記ドレイン・ソース間電
圧に依存した電流を流させ、前記、互いに逆相の
極性切換信号がゲート電極に入力されている第３
及び第４のMOSFET、前記第３及び第４の
MOSFETのドレイン及びソースを各々電源の一
端及びＤ−Ａ変換器の第１及び第２の出力端子に
接続されている事を特徴とする。
第１図は本発明の一実施例で、Q1，Q2，Q3，
Q4，Q5，Q6，Q7，Q8はＮチヤンネルのエンハン
スメント型MOSFETで、Q7及びQ8はスレツシユ
ホールド電圧がOv近傍のノンドープ型MOSFET
でもよい。Q1，Q2，Q3，Q4はそれぞれＤ−Ａ変
換器の重みデータ入力D1，D2，D3，D4がゲート
電極に入力されており、各々のソースは電源の一
端１２に接続されており、ドレインは並列に接続
されている。Q1，Q2，Q3，Q4はそれぞれD1，
D2，D3，D4が“１”でON、“０”でOFFする。
１はQ1，Q2，Q3，Q4で構成されるMOSFET群、
Ｓは符号入力、２及び３はNORゲート、４はイ
ンバータ、６は電源の他端、７，８はそれぞれＤ
−Ａ変換器の出力端子、５はスピーカーで代表さ
れる負荷、２７はMOSFET群１のドレイン出
力、Q9はＰチヤンネルのエンハンスメント型
MOSFET、９はインバータ、１１は可変抵抗接
続端子である。１０は可変抵抗で可変抵抗接続端
子１１と電源の一端に接続されている。
Q4，Q5，Q6，Q7，Q8はＮチヤンネルのエンハン
スメント型MOSFETで、Q7及びQ8はスレツシユ
ホールド電圧がOv近傍のノンドープ型MOSFET
でもよい。Q1，Q2，Q3，Q4はそれぞれＤ−Ａ変
換器の重みデータ入力D1，D2，D3，D4がゲート
電極に入力されており、各々のソースは電源の一
端１２に接続されており、ドレインは並列に接続
されている。Q1，Q2，Q3，Q4はそれぞれD1，
D2，D3，D4が“１”でON、“０”でOFFする。
１はQ1，Q2，Q3，Q4で構成されるMOSFET群、
Ｓは符号入力、２及び３はNORゲート、４はイ
ンバータ、６は電源の他端、７，８はそれぞれＤ
−Ａ変換器の出力端子、５はスピーカーで代表さ
れる負荷、２７はMOSFET群１のドレイン出
力、Q9はＰチヤンネルのエンハンスメント型
MOSFET、９はインバータ、１１は可変抵抗接
続端子である。１０は可変抵抗で可変抵抗接続端
子１１と電源の一端に接続されている。
Ｓ信号が“１”の時はQ8はON、インバータ４
は“Ｏ”、NORゲート３は“Ｏ”でQ6，Q7は共
にOFFになる。
は“Ｏ”、NORゲート３は“Ｏ”でQ6，Q7は共
にOFFになる。
第２図のａに示される１３及び１４はQ9のゲ
ート電極に入力される入力電圧に対する端子１１
の出力電圧を示し、１３は可変抵抗値が大きい時
の特性図で、１４は可変抵抗値を小さくした時の
特性図である。
ート電極に入力される入力電圧に対する端子１１
の出力電圧を示し、１３は可変抵抗値が大きい時
の特性図で、１４は可変抵抗値を小さくした時の
特性図である。
第２図ａの１５及び１６はインバータ９の特性
図を示し、１７，１８はNORゲート２の特性図
を示し、共にQ9のゲート入力電圧に対する出力
電圧を示しており、可変抵抗値が大きい時は
NORゲート２の特性図は１７を示し、可変抵抗
値が小さい時はNORゲート２の特性図は１８を
示す。
図を示し、１７，１８はNORゲート２の特性図
を示し、共にQ9のゲート入力電圧に対する出力
電圧を示しており、可変抵抗値が大きい時は
NORゲート２の特性図は１７を示し、可変抵抗
値が小さい時はNORゲート２の特性図は１８を
示す。
第２図ｂの１９はD1，D2，D3，D4が全て
“１”の時にQ1，Q2，Q3，Q4が全て“ON”した
時のMOSFET群１のドレイン２７と接地間電圧
に対するQ9のドレイン電流を示す特性図である。
同様に２０はD1は“１”、D2，D3，D4が共に
“Ｏ”の時にMOSFET群１のドレイン２７と接
地間電圧に対するQ9のドレイン電流を示す特性
図である。
“１”の時にQ1，Q2，Q3，Q4が全て“ON”した
時のMOSFET群１のドレイン２７と接地間電圧
に対するQ9のドレイン電流を示す特性図である。
同様に２０はD1は“１”、D2，D3，D4が共に
“Ｏ”の時にMOSFET群１のドレイン２７と接
地間電圧に対するQ9のドレイン電流を示す特性
図である。
Q9と可変抵抗１０で構成されるインバータ、
インバータ９、NORゲート２、Q5が負帰還ルー
プを形成する。可変抵抗値が大きくてNOR２の
特性が１７で示される特性の時、D1，D2，D3，
D4が“１”、“Ｏ”、“Ｏ”、“Ｏ”であるとドレイ
ン２７に流れる電流はドレイン２７の特性２０の
上のI1になり、その時の２７の電圧はVI1になり、
第２図ａのVO1の電圧がQ5のゲート電圧として印
加されQ5の特性は２２に示される特性となり、
２０と２２の交点で平衡状態となり、I1が６より
Q8，５，Q5を通してQ1に流れる。つまりスピー
カ５には端子７から端子８の方向に電流I1が流れ
る。第３図は入力信号及び負荷に流れる電流を示
す図である。
インバータ９、NORゲート２、Q5が負帰還ルー
プを形成する。可変抵抗値が大きくてNOR２の
特性が１７で示される特性の時、D1，D2，D3，
D4が“１”、“Ｏ”、“Ｏ”、“Ｏ”であるとドレイ
ン２７に流れる電流はドレイン２７の特性２０の
上のI1になり、その時の２７の電圧はVI1になり、
第２図ａのVO1の電圧がQ5のゲート電圧として印
加されQ5の特性は２２に示される特性となり、
２０と２２の交点で平衡状態となり、I1が６より
Q8，５，Q5を通してQ1に流れる。つまりスピー
カ５には端子７から端子８の方向に電流I1が流れ
る。第３図は入力信号及び負荷に流れる電流を示
す図である。
Ｓ信号が“Ｏ”になると、Q8はOFF、インバ
ータ４は“１”になりQ7はON、NORゲート２
は“Ｏ”になり、Q5はOFFする。NOR３の特性
はNOR２の特性と同様に第２図ａの１７になり、
Ｓ信号が“１”の時と同様の動作をし、Q9と１
０で構成されるインバータ、インバータ９、
NORゲート３、Q6が負帰還ループを形成する。
電源の他端６よりQ7，５，Q6を通してQ1に−I1
の電流が流れる。つまりスピーカー５には端子８
から端子７の方向に電流I1が流れる。特性１９は
D1，D2，D3，D4が全て“１”の時のMOSFET
群１の特性で２７から接地に対して流れる電流を
示し、特性２０の15倍の電流になつているものと
する。特性２１はＳ信号が“１”の時にQ5に、
Ｓ信号が“Ｏ”の時にQ6に流れる電流特性を示
している。
ータ４は“１”になりQ7はON、NORゲート２
は“Ｏ”になり、Q5はOFFする。NOR３の特性
はNOR２の特性と同様に第２図ａの１７になり、
Ｓ信号が“１”の時と同様の動作をし、Q9と１
０で構成されるインバータ、インバータ９、
NORゲート３、Q6が負帰還ループを形成する。
電源の他端６よりQ7，５，Q6を通してQ1に−I1
の電流が流れる。つまりスピーカー５には端子８
から端子７の方向に電流I1が流れる。特性１９は
D1，D2，D3，D4が全て“１”の時のMOSFET
群１の特性で２７から接地に対して流れる電流を
示し、特性２０の15倍の電流になつているものと
する。特性２１はＳ信号が“１”の時にQ5に、
Ｓ信号が“Ｏ”の時にQ6に流れる電流特性を示
している。
Ｓ信号が“１”の時、Q1がONでQ2，Q3，Q4
がOFFからONに変化する時、２７から接地への
インピーダンスが下がり、ドレイン接地間電圧が
VI1からVI2の方向へ下降するのでNOR２の出力
電圧はVO1からVO2の方向へ上昇し、Q5のゲート
電圧はVO1からVO2へと上昇するので、Q5の電流
特性は第２図ｂの２２から２１へ変化する。そし
て１９と２１との交点I2が電源の他端６からQ8，
５，Q5を通して２７に流れる。その時の２７の
電圧はVI2であり、VI1よりほんの少し下がつた電
圧となつており、前記で示した負帰還ループによ
り定電圧回路として動作している。従つてI2は１
５I1より少し小さい電流になつているがほぼ１５
I1である。従つて重み入力信号によつてデジタル
−アナログ変換された電流がスピーカーで代表さ
れるＤ／Ａコンバータの負荷５に流れる。Ｓ信号
が“Ｏ”の時も同様に負荷５に対し、Ｓ信号が
“１”の時と逆方向の電流−I2が流れる。
がOFFからONに変化する時、２７から接地への
インピーダンスが下がり、ドレイン接地間電圧が
VI1からVI2の方向へ下降するのでNOR２の出力
電圧はVO1からVO2の方向へ上昇し、Q5のゲート
電圧はVO1からVO2へと上昇するので、Q5の電流
特性は第２図ｂの２２から２１へ変化する。そし
て１９と２１との交点I2が電源の他端６からQ8，
５，Q5を通して２７に流れる。その時の２７の
電圧はVI2であり、VI1よりほんの少し下がつた電
圧となつており、前記で示した負帰還ループによ
り定電圧回路として動作している。従つてI2は１
５I1より少し小さい電流になつているがほぼ１５
I1である。従つて重み入力信号によつてデジタル
−アナログ変換された電流がスピーカーで代表さ
れるＤ／Ａコンバータの負荷５に流れる。Ｓ信号
が“Ｏ”の時も同様に負荷５に対し、Ｓ信号が
“１”の時と逆方向の電流−I2が流れる。
可変抵抗を小さくしていくにつれて、Q9と可
変抵抗１０で構成されるインバータの特性は、第
２図ａの１３から１４への変化し、Q9のゲート
入力電圧に対するNORゲート２または３の特性
は特性１７から特性１８へ変化する。この状態で
Ｓ信号が“Ｏ”、D1，D2，D3，D4が“１”、
“１”、“１”、“１”の時は、特性１９とNORゲー
ト３の特性２３の交点の電流I4が９に流れる。こ
の時Q9のゲート入力電圧はVI4で、NOR３の出力
はVO4になり、Q6のゲート電圧はVO4になりQ6の
特性は２３に示されるようになり、平衡状態とな
る。次にD2，D3，D4が“１”から“Ｏ”になる
とQ2，Q3，Q4はOFFし、１の特性は２０になる
ので、２０と２４の交点の電流I3が２７に流れ、
２７の電圧はVI3、Q6のゲート電圧はVO3になり、
平衡状態を保つ。８から７へI3の電流が流れる。
このように可変抵抗値を変える事により、スピー
カーに流れる電流を制御できるので、音量調節が
でき、スピーカーを直接駆動できるＤ−Ａ変換器
を構成する事ができる。
変抵抗１０で構成されるインバータの特性は、第
２図ａの１３から１４への変化し、Q9のゲート
入力電圧に対するNORゲート２または３の特性
は特性１７から特性１８へ変化する。この状態で
Ｓ信号が“Ｏ”、D1，D2，D3，D4が“１”、
“１”、“１”、“１”の時は、特性１９とNORゲー
ト３の特性２３の交点の電流I4が９に流れる。こ
の時Q9のゲート入力電圧はVI4で、NOR３の出力
はVO4になり、Q6のゲート電圧はVO4になりQ6の
特性は２３に示されるようになり、平衡状態とな
る。次にD2，D3，D4が“１”から“Ｏ”になる
とQ2，Q3，Q4はOFFし、１の特性は２０になる
ので、２０と２４の交点の電流I3が２７に流れ、
２７の電圧はVI3、Q6のゲート電圧はVO3になり、
平衡状態を保つ。８から７へI3の電流が流れる。
このように可変抵抗値を変える事により、スピー
カーに流れる電流を制御できるので、音量調節が
でき、スピーカーを直接駆動できるＤ−Ａ変換器
を構成する事ができる。
本発明はQ1，Q2，Q3，Q4のゲート電圧をその
ドレイン電圧以上で使用するので、飽和領域で使
用していた時より多くの電流を流すことができ、
歪率が小さく、出力電力も大きいという利点があ
る。またQ1，Q2，Q3，Q4のMOSFETのチヤン
ネル幅も小さくできるので、チツプ面積が小さく
なり、低コストになる大きな効果がある。
ドレイン電圧以上で使用するので、飽和領域で使
用していた時より多くの電流を流すことができ、
歪率が小さく、出力電力も大きいという利点があ
る。またQ1，Q2，Q3，Q4のMOSFETのチヤン
ネル幅も小さくできるので、チツプ面積が小さく
なり、低コストになる大きな効果がある。
また、CMOSの場合はQ9をＰチヤンネル
MOSFETにしてQ9と１０で可変しきい値インバ
ータを形成したが、単一チヤンネルでICを構成
する場合にはQ9及び１０を第４図に示すような
可変しきい値インバータとして構成してよい。第
４図のQ10はデプレツシヨン形MOSFETまたは
スレツシユホールド電圧がOv近傍のノンドープ
MOSFETでそのソースは電源の一端（接地）
に、ゲート電極は第１図の２７に接続され、ドレ
インはインバータ９の入力及び端子２６に接続さ
れ、可変抵抗２５は電源の他端６及び端子２６に
接続される。Q10及び２５でインバータ特性を示
すゲートを構成し、可変抵抗２５の抵抗値が大き
くなると第２図ａの１４に示される特性と同じよ
うになり、可変抵抗２５の抵抗値が小さくなると
第２図ａの１３に示される特性と同じようにな
る。
MOSFETにしてQ9と１０で可変しきい値インバ
ータを形成したが、単一チヤンネルでICを構成
する場合にはQ9及び１０を第４図に示すような
可変しきい値インバータとして構成してよい。第
４図のQ10はデプレツシヨン形MOSFETまたは
スレツシユホールド電圧がOv近傍のノンドープ
MOSFETでそのソースは電源の一端（接地）
に、ゲート電極は第１図の２７に接続され、ドレ
インはインバータ９の入力及び端子２６に接続さ
れ、可変抵抗２５は電源の他端６及び端子２６に
接続される。Q10及び２５でインバータ特性を示
すゲートを構成し、可変抵抗２５の抵抗値が大き
くなると第２図ａの１４に示される特性と同じよ
うになり、可変抵抗２５の抵抗値が小さくなると
第２図ａの１３に示される特性と同じようにな
る。
従がつて第１図で示した動作と同様に可変抵抗
を変えることによつてＤ−Ａ変換器の出力を可変
することができ、外付のAMPによる音量調節を
しなくても、直接スピーカーに流れる電流を制御
して出力調節ができる効果は大きい。
を変えることによつてＤ−Ａ変換器の出力を可変
することができ、外付のAMPによる音量調節を
しなくても、直接スピーカーに流れる電流を制御
して出力調節ができる効果は大きい。
第１図は本発明の一実施例、第２図ａはゲート
の出力特性図、第２図ｂはMOSFETの電流特性
図、第３図は入力信号及び出力電流を示す図、第
４図は可変しきい値インバータの他の例を示す図
である。 Q1，Q2，Q3，Q4，Q5，Q6……エンハンスメン
ト型IGFET、Q7，Q8，Q9，Q10……IGFET、
４，９……インバータ、２，３……NORゲート、
１……MOSFET群、５……外部負荷（スピーカ
ー）、D1，D2，D3，D4……重み入力信号、Ｓ…
…符号入力信号、６……電源の他端、７，８……
Ｄ−Ａコンバータ出力端子、２７……MOSFET
群のドレイン電極、１０，２５……可変抵抗、１
１，２６……可変抵抗接続端子、１２……電源の
一端、１３，１４，１５，１６，１７，１８……
ゲート出力特性、１９，２０，２１，２２，２
３，２４……MOSFETの電流特性。
の出力特性図、第２図ｂはMOSFETの電流特性
図、第３図は入力信号及び出力電流を示す図、第
４図は可変しきい値インバータの他の例を示す図
である。 Q1，Q2，Q3，Q4，Q5，Q6……エンハンスメン
ト型IGFET、Q7，Q8，Q9，Q10……IGFET、
４，９……インバータ、２，３……NORゲート、
１……MOSFET群、５……外部負荷（スピーカ
ー）、D1，D2，D3，D4……重み入力信号、Ｓ…
…符号入力信号、６……電源の他端、７，８……
Ｄ−Ａコンバータ出力端子、２７……MOSFET
群のドレイン電極、１０，２５……可変抵抗、１
１，２６……可変抵抗接続端子、１２……電源の
一端、１３，１４，１５，１６，１７，１８……
ゲート出力特性、１９，２０，２１，２２，２
３，２４……MOSFETの電流特性。
Claims (1)
- １ 重みデータ入力信号をゲート入力とし、電源
の一端と第１の節点との間に並列に接続された複
数の第１のMOSFETと、該第１の節点の電圧を
入力とし、電源間に直列に接続された第２の
MOSFETと可変抵抗の直列回路と、該直列回路
からの出力を入力とするインバータと、符号入力
信号をゲート入力とし、電源の他端と第１の出力
端子との間に接続された第３のMOSFETと、前
記インバータからの出力と前記符号入力の反転信
号を入力とする第１のNORゲートの出力信号を
ゲート入力とし、第２の出力端子と前記第１の節
点との間に接続された第４のMOSFETと、前記
符号入力の反転信号をゲート入力とし、前記第２
の出力端子と電源の他端との間に接続された第５
のMOSFETと、前記インバータからの出力と前
記符号入力信号を入力とする第２のNORゲート
の出力信号をゲートとし、前記第１の出力端子と
前記第１の節点との間に接続された第６の
MOSFETとを具備し、前記複数の第１の
MOSFETの導通状態に応じて、前記第１の節点
に生じる電位の変動を、前記符号入力信号が第１
の状態のときには、前記第４のMOSFETの導通
状態を前記インバータおよび第１のNORゲート
を介して制御し、前記符号入力信号が第２の状態
のときには、前記第６のMOSFETの導通状態を
前記インバータおよび第２のNORゲートを介し
て制御して第１の節点を定電圧に保持することを
特徴とする電流出力型Ｄ−Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4546883A JPS59171314A (ja) | 1983-03-18 | 1983-03-18 | 電流出力型ｄ−ａコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4546883A JPS59171314A (ja) | 1983-03-18 | 1983-03-18 | 電流出力型ｄ−ａコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59171314A JPS59171314A (ja) | 1984-09-27 |
| JPS6366083B2 true JPS6366083B2 (ja) | 1988-12-19 |
Family
ID=12720209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4546883A Granted JPS59171314A (ja) | 1983-03-18 | 1983-03-18 | 電流出力型ｄ−ａコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249351U (ja) * | 1988-09-30 | 1990-04-05 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762625A (en) * | 1980-10-03 | 1982-04-15 | Nec Corp | Integrated circuit device |
-
1983
- 1983-03-18 JP JP4546883A patent/JPS59171314A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762625A (en) * | 1980-10-03 | 1982-04-15 | Nec Corp | Integrated circuit device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249351U (ja) * | 1988-09-30 | 1990-04-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59171314A (ja) | 1984-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752703A (en) | Current source polarity switching circuit | |
| JPS635553A (ja) | バツフア回路 | |
| US5378932A (en) | Level shifting circuit | |
| EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
| US5218364A (en) | D/a converter with variable biasing resistor | |
| JPH04181817A (ja) | スイッチング定電流源回路 | |
| US20050062527A1 (en) | Digital amplifier | |
| JP2705317B2 (ja) | 演算増幅器 | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| US6084467A (en) | Analog amplifier clipping circuit | |
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| US6987420B2 (en) | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range | |
| JPS6366083B2 (ja) | ||
| JPH10154931A (ja) | チャージポンプ回路 | |
| JPH0376419A (ja) | 集積可能なトランジスタスイツチング段 | |
| JP2560710B2 (ja) | 集積化スイツチング回路 | |
| JPH0342529B2 (ja) | ||
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPH1127137A (ja) | 半導体集積回路 | |
| JPS5936423A (ja) | 電流切り換え回路 | |
| JPS59106013A (ja) | 電圧安定器 | |
| JPS6262093B2 (ja) | ||
| JPH0349419A (ja) | スイッチ回路 | |
| JPH06104732A (ja) | Ｉｃの出力回路 | |
| JP2944337B2 (ja) | レベル変換回路 |