JPS6362362A - 半導体素子の封止樹脂流出防止用ダムの形成方法 - Google Patents
半導体素子の封止樹脂流出防止用ダムの形成方法Info
- Publication number
- JPS6362362A JPS6362362A JP61206026A JP20602686A JPS6362362A JP S6362362 A JPS6362362 A JP S6362362A JP 61206026 A JP61206026 A JP 61206026A JP 20602686 A JP20602686 A JP 20602686A JP S6362362 A JPS6362362 A JP S6362362A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- semiconductor element
- resin
- mounting
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 24
- 239000011347 resin Substances 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000007789 sealing Methods 0.000 title claims description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000004840 adhesive resin Substances 0.000 claims abstract description 7
- 229920006223 adhesive resin Polymers 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000008961 swelling Effects 0.000 claims description 2
- 239000003094 microcapsule Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000007639 printing Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 4
- 238000004806 packaging method and process Methods 0.000 abstract 3
- XNMARPWJSQWVGC-UHFFFAOYSA-N 2-[3-[11-[[5-(dimethylamino)naphthalen-1-yl]sulfonylamino]undecanoylamino]propoxy]-4-[(5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbonyl)amino]benzoic acid Chemical compound CC1(C)CCC(C)(C)C=2C1=CC(C(=O)NC=1C=C(C(=CC=1)C(O)=O)OCCCNC(=O)CCCCCCCCCCNS(=O)(=O)C1=C3C=CC=C(C3=CC=C1)N(C)C)=CC=2 XNMARPWJSQWVGC-UHFFFAOYSA-N 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は印刷回路基板上に実装した半導体素子を樹脂で
封止する場合における樹脂の流れ出しを防止するための
塞ぎ止め（以下、ダムという）の製造方法に関するもの
である。
封止する場合における樹脂の流れ出しを防止するための
塞ぎ止め（以下、ダムという）の製造方法に関するもの
である。
（従来の技術）
従来、このような技術分野におけるダムによる樹脂封止
は、以下のように行われていた。
は、以下のように行われていた。
第３図は従来のダムによる樹脂封止が行われた状態を示
す断面図である。
す断面図である。
第３図において、１は回路基板、２は半導体素子、３は
半導体素子を保護するために注入した封止樹脂、４は樹
脂の流れ出しを防ぐためのダムである。
半導体素子を保護するために注入した封止樹脂、４は樹
脂の流れ出しを防ぐためのダムである。
半導体素子を封止するにあたっては、回路基板１上に半
導体素子２を搭載した後に、ダム４を搭載して、このダ
ム４の中に封止樹脂３を注入するようにしていた。
導体素子２を搭載した後に、ダム４を搭載して、このダ
ム４の中に封止樹脂３を注入するようにしていた。
（発明が解決しようとする問題点）
しかしながら、上記従来技術においては、部品としての
ダムを搭載する工程の煩雑さや、ダムの搭載によるコス
トの上昇等の問題があった。
ダムを搭載する工程の煩雑さや、ダムの搭載によるコス
トの上昇等の問題があった。
本発明は、上記問題点を除去し、工程を濯略化し、ダム
の形成が容易で、かつ、ダムの形成を正確に行うことが
でき、しかもダムのコスト低減を図り得る半導体素子の
封止樹脂流出防止用ダムの形成方法を提供することを目
的とする。
の形成が容易で、かつ、ダムの形成を正確に行うことが
でき、しかもダムのコスト低減を図り得る半導体素子の
封止樹脂流出防止用ダムの形成方法を提供することを目
的とする。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、予め、回路基
板上のダムが必要な位置に、熱膨脹材、例えば、熱膨張
性マイクロカプセルを混練した接着性樹脂を塗布し、そ
の後、この接着性樹脂を加熱して塗布部が膨張硬化し盛
り上がることにより、ダムを形成するようにしたもので
ある。
板上のダムが必要な位置に、熱膨脹材、例えば、熱膨張
性マイクロカプセルを混練した接着性樹脂を塗布し、そ
の後、この接着性樹脂を加熱して塗布部が膨張硬化し盛
り上がることにより、ダムを形成するようにしたもので
ある。
（作用）
本発明によれば、上記したように、回路基板の製造段階
でダムを形成しておくため、後の工程でダムを搭載する
ような工程の煩雑さが無く、ダムの形成が容易で、かつ
、ダムの形成を正確に行うことができ、しかも従来のダ
ム部品よりも安価に構成することができる。
でダムを形成しておくため、後の工程でダムを搭載する
ような工程の煩雑さが無く、ダムの形成が容易で、かつ
、ダムの形成を正確に行うことができ、しかも従来のダ
ム部品よりも安価に構成することができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示す半導体素子の封止樹脂流
出防止用ダムの形成工程説明図である。
出防止用ダムの形成工程説明図である。
つまり、第１図（ａ）はそのダム形成のための樹脂の塗
布状態を示す斜視図、第１図（ｂ）はダムが形成された
状態を示す断面図である。
布状態を示す斜視図、第１図（ｂ）はダムが形成された
状態を示す断面図である。
まず、第１図（ａ）に示されるように、ダムの形成は、
回路基板ｌｌ上の所定位置に熱膨張性マイクロカプセル
を混練したレジスト樹脂１２を印刷法により塗布する。
回路基板ｌｌ上の所定位置に熱膨張性マイクロカプセル
を混練したレジスト樹脂１２を印刷法により塗布する。
ここで、熱膨脹材としての熱膨張性マイクロカプセルと
しては、例えば、松本油脂製薬株式会社製のマツモトマ
イクロスフェア−Ｆ−５０、レジスト横腹としては、例
えば、アサヒ化学研究所製のＰＲ−１４０を用いる。
しては、例えば、松本油脂製薬株式会社製のマツモトマ
イクロスフェア−Ｆ−５０、レジスト横腹としては、例
えば、アサヒ化学研究所製のＰＲ−１４０を用いる。
次に、この状態で加熱して、レジスト樹脂１２を硬化さ
せると、第１図（ｂ）に示されるように、塗布部分が膨
張硬化して盛り上がり、ダム１３が形成される。
せると、第１図（ｂ）に示されるように、塗布部分が膨
張硬化して盛り上がり、ダム１３が形成される。
なお、本実施例においては、熱膨脹材とレジスト樹脂の
配合比は、容積比で２：１として塗布厚さｔは０．１ｆ
ｉにし、１２０℃に加熱した時に盛り上がり厚さｈは０
．５ｆｌを得ることができる。
配合比は、容積比で２：１として塗布厚さｔは０．１ｆ
ｉにし、１２０℃に加熱した時に盛り上がり厚さｈは０
．５ｆｌを得ることができる。
このようにして形成されたダムを持つ回路基板は半導体
素子の搭載に供されて、第２図に示されるように、半導
体素子１４を搭載後、封止樹脂１５が注入され、その封
止樹脂はダム１３により塞ぎ止められて所定の形に封止
することができる。
素子の搭載に供されて、第２図に示されるように、半導
体素子１４を搭載後、封止樹脂１５が注入され、その封
止樹脂はダム１３により塞ぎ止められて所定の形に封止
することができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、熱膨脹
材を混練した接着性樹脂にて、回路基板段階でダムを形
成するようにしたので、 （１）半導体素子の搭載工程でダム部品を搭載しないで
済み、工程の簡略化を図ることができる。
材を混練した接着性樹脂にて、回路基板段階でダムを形
成するようにしたので、 （１）半導体素子の搭載工程でダム部品を搭載しないで
済み、工程の簡略化を図ることができる。
（２）回路基板段階でダムを形成することができるので
、ダムの形成を容易に、しかも正確に行うことができる
。
、ダムの形成を容易に、しかも正確に行うことができる
。
（３）従来のダム部品に比べて、熱膨脹材を混練した接
着性樹脂は安価であり、ダム形成におけるコストの低減
を図ることができる。
着性樹脂は安価であり、ダム形成におけるコストの低減
を図ることができる。
第１図は本発明の実施例を示す半導体素子の封止樹脂流
出防止用ダムの形成工程の説明図、第２図は本発明のダ
ムによる半導体装置の樹脂封止状態を示す断面図、第３
図は従来のダムによる半導体装置の樹脂封止状態を示す
断面図である。 １１・・・回路基板、１２・・・膨張材を混練したレジ
スト樹脂、１３・・・ダム、１４・・・半導体素子、１
５・・・封止樹脂。
出防止用ダムの形成工程の説明図、第２図は本発明のダ
ムによる半導体装置の樹脂封止状態を示す断面図、第３
図は従来のダムによる半導体装置の樹脂封止状態を示す
断面図である。 １１・・・回路基板、１２・・・膨張材を混練したレジ
スト樹脂、１３・・・ダム、１４・・・半導体素子、１
５・・・封止樹脂。
Claims (1)
- 【特許請求の範囲】 回路基板上に設けられる半導体素子の封止樹脂流出防止
用ダムの形成方法において、 （ａ）回路基板上の所定の箇所に熱膨脹材を混練した接
着性樹脂を塗布し、 （ｂ）該接着性樹脂を加熱により盛り上がらせてダムを
形成することを特徴とする半導体素子の封止樹脂流出防
止用ダムの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206026A JPS6362362A (ja) | 1986-09-03 | 1986-09-03 | 半導体素子の封止樹脂流出防止用ダムの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206026A JPS6362362A (ja) | 1986-09-03 | 1986-09-03 | 半導体素子の封止樹脂流出防止用ダムの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362362A true JPS6362362A (ja) | 1988-03-18 |
Family
ID=16516665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206026A Pending JPS6362362A (ja) | 1986-09-03 | 1986-09-03 | 半導体素子の封止樹脂流出防止用ダムの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362362A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02296354A (ja) * | 1989-05-11 | 1990-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5621242A (en) * | 1994-05-16 | 1997-04-15 | Samsung Electronics Co., Ltd. | Semiconductor package having support film formed on inner leads |
| US6762509B2 (en) * | 2001-12-11 | 2004-07-13 | Celerity Research Pte. Ltd. | Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material |
| US7148560B2 (en) * | 2005-01-25 | 2006-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | IC chip package structure and underfill process |
-
1986
- 1986-09-03 JP JP61206026A patent/JPS6362362A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02296354A (ja) * | 1989-05-11 | 1990-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US5621242A (en) * | 1994-05-16 | 1997-04-15 | Samsung Electronics Co., Ltd. | Semiconductor package having support film formed on inner leads |
| US6762509B2 (en) * | 2001-12-11 | 2004-07-13 | Celerity Research Pte. Ltd. | Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material |
| US6940182B2 (en) | 2001-12-11 | 2005-09-06 | Celerity Research Pte. Ltd. | Flip-chip package with underfill dam for stress control |
| US7148560B2 (en) * | 2005-01-25 | 2006-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | IC chip package structure and underfill process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006344822A (ja) | 半導体装置用実装基板及び半導体装置の実装構造 | |
| US5936310A (en) | De-wetting material for glob top applications | |
| JPS6362362A (ja) | 半導体素子の封止樹脂流出防止用ダムの形成方法 | |
| JPS60254034A (ja) | パタ−ン形成方法 | |
| KR940016700A (ko) | 플라스틱-몰드형 중공 반도체장치 및 그 제조공정 | |
| JPH04213846A (ja) | テープキャリア半導体素子の製造方法 | |
| JPS5632736A (en) | Sealing method of hybrid integrated circuit device | |
| JP2002203926A (ja) | 部品実装方法および部品実装基板 | |
| JP2564104Y2 (ja) | 半導体装置封止用キヤツプ | |
| JPH08124840A (ja) | 液状樹脂の成膜方法 | |
| JPH0237697B2 (ja) | Bubuntekifushihoho | |
| US6875956B2 (en) | Method of forming photoresist pattern using hot plate oven | |
| KR100286808B1 (ko) | 비 지 에이(bga)의 수지 차단막 | |
| JPH0555731A (ja) | プリント配線板の製造方法 | |
| JPS63224345A (ja) | 半導体装置の製造方法 | |
| JPH01300531A (ja) | 半導体素子の封止方法 | |
| KR0177130B1 (ko) | 화상 표시소자의 봉착방법 | |
| KR950021154A (ko) | 반도체 소자의 광역단차 평탄화 방법 | |
| KR980003846A (ko) | 실리레이션용 레지스트 패턴 형성방법 | |
| JPH01220889A (ja) | 電子装置 | |
| JPH03132098A (ja) | ハイブリッド回路装置 | |
| KR970018057A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR970024005A (ko) | 반도체 소자의 미세콘택홀 형성방법 | |
| JPH04370940A (ja) | チップコート樹脂封止枠の形成方法および電子装置の製造方法 | |
| JPH04251944A (ja) | フィルムキャリア半導体素子の製造方法 |