JPH01300531A - 半導体素子の封止方法 - Google Patents

半導体素子の封止方法

Info

Publication number
JPH01300531A
JPH01300531A JP63132088A JP13208888A JPH01300531A JP H01300531 A JPH01300531 A JP H01300531A JP 63132088 A JP63132088 A JP 63132088A JP 13208888 A JP13208888 A JP 13208888A JP H01300531 A JPH01300531 A JP H01300531A
Authority
JP
Japan
Prior art keywords
resin
sealing
semiconductor element
curing
prevention wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63132088A
Other languages
English (en)
Inventor
Shinichiro Ohashi
伸一郎 大橋
Kazunao Kinugawa
衣川 一尚
Katsuhito Watanabe
渡辺 功人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP63132088A priority Critical patent/JPH01300531A/ja
Publication of JPH01300531A publication Critical patent/JPH01300531A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は集積回路など半導体素子を基板上に樹脂で封止
する方法に関するものである。
[従来の技術] 集積回路は、回路基板上のパターン面にダイボンディン
グした後でワイヤボンディングし、その後でこの集積回
路は、回路の信頼性確保およびワイヤの保護のため、封
止用樹脂(ボッティング樹脂)によって封止される。
このような封止方法の典型的な例は、集積回路のボッテ
ィング範囲(封止範囲)の境界と同一の内面形状のボッ
ティング枠を回路基板上に置き、この枠内にボッティン
グ樹脂を滴下して集積回路を封止する方法である。その
他には、第3図示のように基板1上の封止範囲の境界に
撥水撥油樹脂、例えばシリコン樹脂6を塗布してその内
側にボッティング樹脂7を滴下して集積回路2を封止す
る方法も知られている。
[解決しようとする課8] しかしポツティング枠を使用する第1の封止方法では、
ポツティング樹脂を所定の高さ以上に盛り上げることは
容易であるが、ボッティング枠自体及びポツティング枠
の取付作業が必要となる。
したがって部品数の増加や工程数が増加して余分な費用
がかかり、そのためコスト高となる。さらにボッティン
グ枠を必要とするのに伴って厚さや幅が増加することに
なり、時計等の薄型化の障害となることがあった。この
ためボッティング枠の不要な前記第2の例の撥水撥油樹
脂を塗布する方法が提案されているが、この方法では、
ボッティング樹脂の被覆厚は表面張力によって決定され
るにもかかわらず、ボッティング樹脂は滴下し易いよう
に加熱される。そのため高温で低粘度となるボッティン
グ樹脂では、所望の十分な高さのボッティングが得られ
難く、また硬化前の物理的なショックによって流出する
可能性があるなど、実用上で問題があった。またこの方
法では、ポツティング樹脂の高さを所望の高さにするに
は、第3図示のようにこの樹脂の表面張力によって凸レ
ンズのように盛り上った形状になってしまう。凸レンズ
の形状をなすポツティング樹脂では、半導体素子が自動
焦点カメラの距離検出装置の受光素子として使用される
場合は、この凸レンズの屈折作用で距離検出に誤差を生
じる原因となる。
そこで本発明の目的は、低コストで確実に所定の高さの
ボッティングが可能である半導体の封止方法を提供する
ものである。
[課題を解決するための手段] 第1の発明の特徴は、電磁波の照射によって硬化可能な
樹脂を、基板に実装された又は後で実装される半導体素
子の封止範囲の境界を囲むように、基板上のパターン面
に塗布し、この塗布された樹脂に電磁波を照射して硬化
させ、さらにこの硬化した樹脂の上に再び上記樹脂を塗
布した後でこの樹脂に電磁波を照射してこの樹脂を硬化
させることを繰り返し、これにより所定の高さの流出防
止壁を形成し、この流出防止壁内に封止用樹脂を注入し
硬化させて半導体素子を封止するところにある。
第2の発明の特徴は、基板上のパターン面に実装された
又は後で実装される半導体素子の封止範囲の境界を囲む
ように、発泡性樹脂を未発泡状態で塗布し、この発泡性
樹脂の発泡反応により所定の高さの流出防止壁を形成し
、上記流出防止壁内に封止樹脂を注入し硬化させて半導
体素子を封止するところにある。
[実施例] 以下、図面を参照して本発明の詳細な説明する。
第1A図において、プリント基板1には図示しない配線
パターンが形成されており、この配線パターンの上に半
導体素子(ICチップ)2が実装されている。プリント
基板1の配線パターン面上には、ICチップ2のポツテ
ィング範囲の境界を囲むように、電磁波の一種である紫
外線の照射によって硬化可能なアクリル変成エポキシ樹
脂のような樹1ffg3aを印刷または転写等の方法に
よって塗布する。そこで第1B図のように樹脂3aに紫
外線aを照射してこの樹脂を硬化する。このようして硬
化した樹脂を3bとする。
第1C図に示すように、この硬化した樹脂3bの上に再
び紫外線の照射によって硬化する樹脂3aを塗布した後
でこの樹脂に紫外線を照射してこの樹脂を硬化させる。
このような工程を繰り返すことによって第1D図に示す
ように、樹脂を積層して所定の高さの流出防止壁3を形
成する。
流出防止壁3内に実装されたICチップ2を覆うように
ボッティング用樹脂としてエポキシ樹脂4を滴下し、そ
の上面が平坦な状態でこの樹脂を硬化し、ICチップ2
を封止する。なおICチップ2の実装は、流出防止壁3
が完成された後でもよい。
この発明における流出防止壁3を形成するのに、紫外線
の照射によって硬化する樹脂に代えて電子ビームまたは
X線を照射することによって硬化する樹脂を使用しても
よい。
次に第2の発明の特徴について説明する。
この発明は、基板1上のパターン面にICチップ2を実
装する工程は、前記の発明と同じであるが、第2A図に
示すようにこのパターン面のICチップの封止範囲の境
界を囲むように、発泡性樹脂5aを未発泡状態で塗布す
るところに特徴がある。未発泡状態の発泡性樹脂5aを
塗布した後、第2B図のように樹脂5aの発泡反応が進
行し、所定の高さの流出防止壁5を形成する。そして流
出防止壁5内に封止樹脂4を注入し硬化させICチップ
2を封止する。もちろん流出防止壁5が完成された後で
ICチップ2を実装してもよい。
また前記した第1および第2の発明において、封止用樹
脂4は、シリコン樹脂またはシリコン樹脂を含んだ樹脂
、フッ素化合物を含むような透光性のものを使用すれば
、自動焦点カメラの距M検出装置の受光素子を封止する
のに好適である。
[効果] 以上のように本発明によると、封止用樹脂によって半導
体素子を封止するに際し、この封止用樹脂の流出を防止
する壁の形成に、従来のように封止用の特別な枠が不要
であるためコストダウンに有効である。また電磁波の照
射とそれによって硬化する樹脂を使用する場合、加熱に
よる樹脂の粘性低下を起すことがなく、流出防止壁を所
望の高さ、幅などに形成することが容易であり、また発
泡性樹脂の発泡作用によっても簡単に所望の高さや幅の
流出防止壁を形成することができ、半導体素子の封止に
必要な彼讃厚の確保が容易である。
【図面の簡単な説明】
第1A図〜第1E図はそれぞれ第1の発明の封止工程を
示す断面図、第2A図〜第2C図はそれぞれ第2の発明
の封止工程を示す断面図、第3図は従来例を示す断面図
である。 1・・・・・・基板、 2・・・・・・半導体素子、 3・・・・・・流出防止壁、 3a・・・電磁波の照射によって硬化可能な樹脂、3b
・・・電磁波の照射によって硬化した樹脂、4・・・・
・・封止用樹脂、 5a・・・未発泡状態の発泡性樹脂、 5・・・・・・流出防止壁、 a・・・・・・電磁波(紫外線)。 以  上

Claims (1)

  1. 【特許請求の範囲】 1、基板上のパターン面に半導体素子を実装する工程と
    、 電磁波の照射によって硬化可能な樹脂を、上記半導体素
    子の封止範囲の境界を囲むように上記パターン面に塗布
    する工程と、 上記塗布された樹脂に電磁波を照射して硬化させる工程
    と、 この硬化した樹脂の上に再び上記樹脂を塗布した後でこ
    の樹脂に電磁波を照射してこの樹脂を硬化させることを
    繰り返すことにより、所定の高さの流出防止壁を形成す
    る工程と、 上記流出防止壁内に封止用樹脂を注入し硬化させる工程
    と からなる半導体素子の封止方法。 2、基板上のパターン面に半導体素子を実装する工程と
    、 上記パターン面に上記半導体素子の封止範囲の境界を囲
    むように発泡性樹脂を未発泡状態で塗布する工程と、 上記発泡性樹脂の発泡反応により所定の高さの流出防止
    壁を形成する工程と、 上記流出防止壁内に封止用樹脂を注入し硬化させる工程
    と からなる半導体素子の封止方法。 3、請求項1または2において、封止用樹脂は透光性の
    ものとした半導体素子の封止方法。
JP63132088A 1988-05-30 1988-05-30 半導体素子の封止方法 Pending JPH01300531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63132088A JPH01300531A (ja) 1988-05-30 1988-05-30 半導体素子の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132088A JPH01300531A (ja) 1988-05-30 1988-05-30 半導体素子の封止方法

Publications (1)

Publication Number Publication Date
JPH01300531A true JPH01300531A (ja) 1989-12-05

Family

ID=15073215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132088A Pending JPH01300531A (ja) 1988-05-30 1988-05-30 半導体素子の封止方法

Country Status (1)

Country Link
JP (1) JPH01300531A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178266A1 (ja) * 2013-04-30 2014-11-06 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置
JP2015138968A (ja) * 2014-01-24 2015-07-30 環旭電子股▲分▼有限公司 選択的電子部品実装モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178266A1 (ja) * 2013-04-30 2014-11-06 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置
JP2015138968A (ja) * 2014-01-24 2015-07-30 環旭電子股▲分▼有限公司 選択的電子部品実装モジュールの製造方法

Similar Documents

Publication Publication Date Title
US5869356A (en) Method and structure for constraining the flow of incapsulant applied to an I/C chip on a substrate
EP0398587B1 (en) A method of encapsulation for devices
US7517722B2 (en) Method of producing a universal semiconductor housing with precrosslinked plastic embedding compounds
US6524346B1 (en) Stereolithographic method for applying materials to electronic component substrates and resulting structures
US5700981A (en) Encapsulated electronic component and method for encapsulating an electronic component
US6875640B1 (en) Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed
US5219712A (en) Method of forming a solid article
JPH01300531A (ja) 半導体素子の封止方法
US6964927B2 (en) Method and production of a sensor
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
KR100293177B1 (ko) 연성볼그리드어레이기판및그제조방법
JP2902497B2 (ja) 混成集積回路基板の製造方法
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JPS6159740A (ja) 半導体素子のモ−ルド方法
JP2777500B2 (ja) 半導体装置の保護層の形成方法
JP4388222B2 (ja) 光に感応する素子を有するモジュールおよびその製造方法
JP2606858B2 (ja) 半導体装置及びその製造方法
JPH01133328A (ja) 半導体素子の封止方法
JPH06291215A (ja) 半導体装置
JPH0380341B2 (ja)
JPH11233537A (ja) 樹脂封止方法
JPS59193034A (ja) 半導体素子封止用ペレツト
JPS6134950A (ja) 半導体素子のモ−ルド方法
JPS58103143A (ja) 電子部品の封止方法
JP3344006B2 (ja) チップ付きプリント基板及びその製造方法