JPS6359009A - 電流源型出力回路 - Google Patents
電流源型出力回路Info
- Publication number
- JPS6359009A JPS6359009A JP61199994A JP19999486A JPS6359009A JP S6359009 A JPS6359009 A JP S6359009A JP 61199994 A JP61199994 A JP 61199994A JP 19999486 A JP19999486 A JP 19999486A JP S6359009 A JPS6359009 A JP S6359009A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- output
- amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 208000007514 Herpes zoster Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電流源型出力回路、よシ具体的には入力電圧あ
るいは入力電流に比例した一定の出力電流を負荷の性質
によらず負荷に供給する回路に関する。
るいは入力電流に比例した一定の出力電流を負荷の性質
によらず負荷に供給する回路に関する。
（従来の技術）
従来、このような電流源型出力回路としては、たとえば
岡村辿夫［改訂ＯＰアンプ回路の設計」（昭和４８−８
−１０）ＣＱ出版株式会社Ｐ８７−８８に記載されるも
のがあった。
岡村辿夫［改訂ＯＰアンプ回路の設計」（昭和４８−８
−１０）ＣＱ出版株式会社Ｐ８７−８８に記載されるも
のがあった。
以下、その構成を図を用いて説明する。第２図は従来の
電流源型出力回路の原理を示す回路図である。
電流源型出力回路の原理を示す回路図である。
Ａ１は電圧入力・電圧出力型の演算増幅器であシ、入力
電圧に利得Ａ１を乗じた電圧を出力する。
電圧に利得Ａ１を乗じた電圧を出力する。
増幅器Ａ１の出力Ｂは抵抗Ｒ１１を介して出力端子Ｃに
接続され、出力端子Ｃには回路Ｌ１が負荷として接続さ
れる。増幅器Ａ１の反転入力端子りは、抵抗Ｒ１３を介
し増幅器Ａ１の出力端子Ｂに、抵抗Ｒ１４を介し入力信
号電圧源Ｖ１２に接続される。増幅器Ａ１の非反転入力
端子Ｅは、抵抗Ｒ１２を介し増幅器Ａ１の出力端子Ｃに
、抵抗Ｒ１５を介し地気に接続される。
接続され、出力端子Ｃには回路Ｌ１が負荷として接続さ
れる。増幅器Ａ１の反転入力端子りは、抵抗Ｒ１３を介
し増幅器Ａ１の出力端子Ｂに、抵抗Ｒ１４を介し入力信
号電圧源Ｖ１２に接続される。増幅器Ａ１の非反転入力
端子Ｅは、抵抗Ｒ１２を介し増幅器Ａ１の出力端子Ｃに
、抵抗Ｒ１５を介し地気に接続される。
この回路において、増幅器Ａ１の利得Ａ１の絶対値が十
分大きく、かつ抵抗Ｒ１１，Ｒ１２゜Ｒ１３、Ｒ１４、
Ｒ１５の関係が、 Ｒ１４・（Ｒ１１＋Ｒ１２）＝Ｒ１３・Ｒ１５・・・（
１）を満たすなら、この回路の出力電流１１３は、とな
シ、入力信号電圧Ｖ１２に比例した出力電流工１３が得
られる。負荷回路Ｌ１の性質が変化して出力端子Ｃの電
位Ｖｌｌが変化しても、（１）式の条件を満足するかぎ
シ（２）式は成立し、この回路は定電流動作をする。
分大きく、かつ抵抗Ｒ１１，Ｒ１２゜Ｒ１３、Ｒ１４、
Ｒ１５の関係が、 Ｒ１４・（Ｒ１１＋Ｒ１２）＝Ｒ１３・Ｒ１５・・・（
１）を満たすなら、この回路の出力電流１１３は、とな
シ、入力信号電圧Ｖ１２に比例した出力電流工１３が得
られる。負荷回路Ｌ１の性質が変化して出力端子Ｃの電
位Ｖｌｌが変化しても、（１）式の条件を満足するかぎ
シ（２）式は成立し、この回路は定電流動作をする。
（発明が解決しようとする問題点）
しかしながら、従来の技術に示した回路では、（１）式
を満たす高精度の抵抗が５本必要であった。
を満たす高精度の抵抗が５本必要であった。
集積回路において、高精度の抵抗は大きな容積を占める
ため、このような従来の電流源型出力回路を小形化、高
密度化することができなかった。
ため、このような従来の電流源型出力回路を小形化、高
密度化することができなかった。
本発明の目的は、従来技術のこのような欠点を解消し、
簡略な構成で小型、高密度実装に適した電流源型出力回
路を提供するものである。
簡略な構成で小型、高密度実装に適した電流源型出力回
路を提供するものである。
（問題点を解決するための手段）
本発明は上述の問題点を解決するために、入力に比例し
た電流を負荷に供給する電流源型出力回路において、電
流源型出力回路は、電流入力電圧出力型増幅器と、電流
入力電圧出力型増幅器の出力を入力端子に帰還する帰還
回路を有し、帰還回路は、第１、第２及び第３のカレン
トミラーと、第１、第２及び第３の抵抗とを有し、電流
入力電圧出力型増幅器の出力端子は、第３の抵抗を介し
第２のカレントミラーの入力端子に、第１及び第２の抵
抗の直列接続を介し第１のカレントミラーの入力端子に
それぞれ接続されておシ、負荷は第１及び第２の抵抗の
直列接続の中点に接続され、第２のカレントミラーの出
力端子は第３のカレントミラーの入力端子に接続され、
第１のカレントミラーの出力端子及び第３のカレントミ
ラーの出力端子は、電流入力電圧出力型増幅器の入力端
子に入力に比例した電流が負荷に流れるよう接続され、
第１及び第２のカレントミラーの基準端子は第１の電源
に、第３のカレントミラーの基準端子は第２の電源に各
々接続されることを特徴とする。
た電流を負荷に供給する電流源型出力回路において、電
流源型出力回路は、電流入力電圧出力型増幅器と、電流
入力電圧出力型増幅器の出力を入力端子に帰還する帰還
回路を有し、帰還回路は、第１、第２及び第３のカレン
トミラーと、第１、第２及び第３の抵抗とを有し、電流
入力電圧出力型増幅器の出力端子は、第３の抵抗を介し
第２のカレントミラーの入力端子に、第１及び第２の抵
抗の直列接続を介し第１のカレントミラーの入力端子に
それぞれ接続されておシ、負荷は第１及び第２の抵抗の
直列接続の中点に接続され、第２のカレントミラーの出
力端子は第３のカレントミラーの入力端子に接続され、
第１のカレントミラーの出力端子及び第３のカレントミ
ラーの出力端子は、電流入力電圧出力型増幅器の入力端
子に入力に比例した電流が負荷に流れるよう接続され、
第１及び第２のカレントミラーの基準端子は第１の電源
に、第３のカレントミラーの基準端子は第２の電源に各
々接続されることを特徴とする。
（作用）
本発明による電流源型出力回路は、出力電流を３本の抵
抗と３個のカレントミラーを用いて、電流入力、電圧出
力型の増幅回路の入力に帰還することによって、定電流
動作をする。
抗と３個のカレントミラーを用いて、電流入力、電圧出
力型の増幅回路の入力に帰還することによって、定電流
動作をする。
（実施例）
第１図は本発明の実施例を示す回路図である。
同図において、本実施例の電流源型出力回路は増幅器Ａ
を有し、増幅器Ａの出力Ｆは、抵抗Ｒ１を介して出力端
子Ｇに接続され、出力端子Ｇには回路りが負荷として接
続される。出力端子Ｇには抵抗Ｒ２の一端が接続され、
抵抗Ｒ２の他端はカレントミラーＣＭＩの入力端子工に
接続されている。増幅器Ａの出力端子Ｆには抵抗Ｒ３の
一端が接続され、抵抗Ｒ３の他端はカレントミラーＣＭ
２の入力端子Ｊに接続されている。カレントミラーＣＭ
Ｉ 、ＣＭ２の基準端子り、Ｍはいずれも第１電源ＶＣ
Ｃに接続されている。カレントミラーＣＭ２の出力端子
ＰはカレントミラーＣＭ３の入力端子Ｋに接続されてい
る。カレントミラーＣＭ３の基準端子Ｎは第２電源ＶＥ
Ｅに接続されている。カレントミラーＣＭＩの出力端子
ＯおよびカレントミラーＣＭ３の出力端子Ｑは互いに接
続され、増幅器Ａの入力端子Ｈに接続されている。
を有し、増幅器Ａの出力Ｆは、抵抗Ｒ１を介して出力端
子Ｇに接続され、出力端子Ｇには回路りが負荷として接
続される。出力端子Ｇには抵抗Ｒ２の一端が接続され、
抵抗Ｒ２の他端はカレントミラーＣＭＩの入力端子工に
接続されている。増幅器Ａの出力端子Ｆには抵抗Ｒ３の
一端が接続され、抵抗Ｒ３の他端はカレントミラーＣＭ
２の入力端子Ｊに接続されている。カレントミラーＣＭ
Ｉ 、ＣＭ２の基準端子り、Ｍはいずれも第１電源ＶＣ
Ｃに接続されている。カレントミラーＣＭ２の出力端子
ＰはカレントミラーＣＭ３の入力端子Ｋに接続されてい
る。カレントミラーＣＭ３の基準端子Ｎは第２電源ＶＥ
Ｅに接続されている。カレントミラーＣＭＩの出力端子
ＯおよびカレントミラーＣＭ３の出力端子Ｑは互いに接
続され、増幅器Ａの入力端子Ｈに接続されている。
本出力回路には、入力信号電流の入力端子はＲ，Ｓ、Ｔ
の３個ある。入力端子ＲはカレントミラーＣＭＩの入力
端子■に、入力端子ＳはカレントミラーＣＭ２の入力端
子Ｊ、入力端子ＴはカレントミラーＣＭ３の入力端子Ｋ
にそれぞれ接続されている。本出力回路において、入力
信号は電流として与えられ、入力信号電流は、入力端子
Ｒ，Ｓ、Ｔのうち任意の１個あるいは２個、あるいは３
個に加える。第１図においては例として入力端子Ｔに入
力信号電流ＩＩＱが加えられた場合が示されている。
の３個ある。入力端子ＲはカレントミラーＣＭＩの入力
端子■に、入力端子ＳはカレントミラーＣＭ２の入力端
子Ｊ、入力端子ＴはカレントミラーＣＭ３の入力端子Ｋ
にそれぞれ接続されている。本出力回路において、入力
信号は電流として与えられ、入力信号電流は、入力端子
Ｒ，Ｓ、Ｔのうち任意の１個あるいは２個、あるいは３
個に加える。第１図においては例として入力端子Ｔに入
力信号電流ＩＩＱが加えられた場合が示されている。
工１は出力端子を流れる電流、Ｉ２は抵抗Ｒ１を流れる
電流、Ｉ３は増幅器Ａの入力電流、Ｉ４はカレントミラ
ーＣＭＩに流れる入力電流、Ｉ５はカレントミラーＣＭ
２に流れる入力電流、Ｉ６はカレントミラーＣＭ３に流
れる入力電流、Ｉ７はカレントミラーＣＭＩから流れる
出力電流、Ｉ８はカレントミラーＣＭ２から流れる出力
電流、工９はカレントミラーＣＭ３がら流れる出力電流
、ＩＩＯは入力信号電流である。
電流、Ｉ３は増幅器Ａの入力電流、Ｉ４はカレントミラ
ーＣＭＩに流れる入力電流、Ｉ５はカレントミラーＣＭ
２に流れる入力電流、Ｉ６はカレントミラーＣＭ３に流
れる入力電流、Ｉ７はカレントミラーＣＭＩから流れる
出力電流、Ｉ８はカレントミラーＣＭ２から流れる出力
電流、工９はカレントミラーＣＭ３がら流れる出力電流
、ＩＩＯは入力信号電流である。
ｖｌは出力端子Ｇの電位、Ｖ２は増幅器Ａの出力端子の
電位、ＶＣＣは第１電源の電位、ＶＥＥは第２電源の電
位である。また増幅器Ａの出力電圧と入力電流の比をＡ
とし、符号を負とする。
電位、ＶＣＣは第１電源の電位、ＶＥＥは第２電源の電
位である。また増幅器Ａの出力電圧と入力電流の比をＡ
とし、符号を負とする。
また、カレントミーｙ−ＣＭＩ 、ＣＭ２ 、ＣＭ３の
入力電流と出力電流の比はいずれも１とする。
入力電流と出力電流の比はいずれも１とする。
第１図において、本出力回路の概略の動作を理解するた
めに、例として負荷りの性質が変化して、出力端子Ｇの
電位■１が低くなった時の回路動作を説明する。ここで
は説明の簡略化のため、抵抗Ｒ２と抵抗Ｒ３は抵抗値が
等しく、抵抗Ｒ１の抵抗値がＲ２、Ｒ３よシ十分小さい
場合を考え、後はど数式を用いて厳密に説明する。
めに、例として負荷りの性質が変化して、出力端子Ｇの
電位■１が低くなった時の回路動作を説明する。ここで
は説明の簡略化のため、抵抗Ｒ２と抵抗Ｒ３は抵抗値が
等しく、抵抗Ｒ１の抵抗値がＲ２、Ｒ３よシ十分小さい
場合を考え、後はど数式を用いて厳密に説明する。
いま負荷りの性質が変化して出力端子Ｇの電位■１が低
くなると、第１電源Ｖｃｃと出力端子Ｇの電位■１との
電位差が大きくなり、カレントミラーＣＭＩの入力電流
工４が大きくなる。
くなると、第１電源Ｖｃｃと出力端子Ｇの電位■１との
電位差が大きくなり、カレントミラーＣＭＩの入力電流
工４が大きくなる。
カレントミラーＣＭＩの入力電流■４は、カレントミラ
ーＣＭＩの出力電流エフと等しいので、出力電流Ｉ７が
増大する。したがって、カレントミラーＣＭ３の出力電
流■９が変化しないとすれば増幅器Ａの入力電流Ｉ３も
大きくなろうとする。増幅器Ａの利得Ａの符号は負であ
るから、入力電流■３が大きくなったとすると、増幅器
Ａの出力電圧ｖ２は低くなる。これより、第１電源ＶＣ
Ｃと増幅器Ａの出力端子Ｆの電位ｖ２との電位差が大き
くなシ、カレントミラーＣＭ２に流れる入力電流Ｉ５が
大きくなる。カレントミラーＣＭ２の入力電流■５は、
カレントミラーＣＭ２の出力電流工８と等しいので、カ
レントミラ〜ＣＭ３への入力電流Ｉ６は大きくなる。カ
レントミラーＣＭ３への入力電流工６はカレントミラ〜
ＣＭ３の出力電流■９と等しいので、出力電流■９は増
大する。カレントミラーＣＭ３の出力電流Ｉ９が大きく
なることは、増幅器Ａへの入力電流工３を小さくするよ
うにはたらく。ここで増幅器Ａの利得、すなわち増幅器
Ａの出力電圧Ｖ２と入力電流■３の比の絶対値が非常に
大きいとすると、増幅器Ａの入力電流工３の変化はゼロ
になるように回路ははたらく。
ーＣＭＩの出力電流エフと等しいので、出力電流Ｉ７が
増大する。したがって、カレントミラーＣＭ３の出力電
流■９が変化しないとすれば増幅器Ａの入力電流Ｉ３も
大きくなろうとする。増幅器Ａの利得Ａの符号は負であ
るから、入力電流■３が大きくなったとすると、増幅器
Ａの出力電圧ｖ２は低くなる。これより、第１電源ＶＣ
Ｃと増幅器Ａの出力端子Ｆの電位ｖ２との電位差が大き
くなシ、カレントミラーＣＭ２に流れる入力電流Ｉ５が
大きくなる。カレントミラーＣＭ２の入力電流■５は、
カレントミラーＣＭ２の出力電流工８と等しいので、カ
レントミラ〜ＣＭ３への入力電流Ｉ６は大きくなる。カ
レントミラーＣＭ３への入力電流工６はカレントミラ〜
ＣＭ３の出力電流■９と等しいので、出力電流■９は増
大する。カレントミラーＣＭ３の出力電流Ｉ９が大きく
なることは、増幅器Ａへの入力電流工３を小さくするよ
うにはたらく。ここで増幅器Ａの利得、すなわち増幅器
Ａの出力電圧Ｖ２と入力電流■３の比の絶対値が非常に
大きいとすると、増幅器Ａの入力電流工３の変化はゼロ
になるように回路ははたらく。
前に述べたように、出力端子Ｇの電位ｖ１が低くなるこ
とは増幅器Ａの入力電流Ｉ３を大きくするようにはたら
き、増幅器Ａの出力Ｆの電位■２が低くなることは増幅
器Ａの入力電流■３を小さくするようにはたらくから、
出力端子Ｇの電位■１が低くなった変化分と、増幅器Ａ
の出力Ｆの電位■２が低くなった変化分は等しいから、
結局抵抗Ｒ１の両端の電位差は、一定に保たれ、抵抗Ｒ
１に流れる電流工２も一定に保たれる。この例では抵抗
Ｒ１が抵抗Ｒ２，Ｒ３に比べて抵抗値が十分小さいとし
たから、抵抗Ｒ２に流れる電流Ｉ４は抵抗Ｒ１に流れる
電流■２に比べて十分小さいとみなせ、負荷りに流す電
流１１は抵抗Ｒ１に流れる電流■２に等しいとみなせる
から、負荷りに流す電流１１は一定に保たれる。
とは増幅器Ａの入力電流Ｉ３を大きくするようにはたら
き、増幅器Ａの出力Ｆの電位■２が低くなることは増幅
器Ａの入力電流■３を小さくするようにはたらくから、
出力端子Ｇの電位■１が低くなった変化分と、増幅器Ａ
の出力Ｆの電位■２が低くなった変化分は等しいから、
結局抵抗Ｒ１の両端の電位差は、一定に保たれ、抵抗Ｒ
１に流れる電流工２も一定に保たれる。この例では抵抗
Ｒ１が抵抗Ｒ２，Ｒ３に比べて抵抗値が十分小さいとし
たから、抵抗Ｒ２に流れる電流Ｉ４は抵抗Ｒ１に流れる
電流■２に比べて十分小さいとみなせ、負荷りに流す電
流１１は抵抗Ｒ１に流れる電流■２に等しいとみなせる
から、負荷りに流す電流１１は一定に保たれる。
負荷りの性質が変化して出力端子Ｇの電位が高くなった
場合も同様である。以下数式を用いて回路の動作を説明
する。
場合も同様である。以下数式を用いて回路の動作を説明
する。
第１図において、各定数・変数の関係は以下のようにな
る。
る。
Ｖｃｃ −ＶＩ
１１＝Ｉ２＋□ ・・・（３）
Ｉ２ ＝ −（Ｖ２−Ｖｌ ） ・・・（４）
Ｖ２ ＝ ＡＩ ３
・（６）上記４個の式よシ、Ｖ２．Ｉ２．Ｉ３を消去す
ると、 増幅器Ａの利得Ａの絶対値が十分大きくかつ、の関係が
あるように抵抗Ｒ１、Ｒ２およびＲ３の値を選ぶと、（
７）式の右辺第２項及び第３項はＯとみなすことができ
る。したがってこの回路の出力電流工１は １１＝□・ＩＩＯ・・・（９） となシ、入力信号電流１１０に比例した出力電流■１が
得られる。負荷の性質が変化して出力端子Ｇの電位ｖ１
が変化しても、上述の２つの条件を満足するかぎシ、（
９）式の関係は成立し、この回路は定電流動作をする。
Ｖ２ ＝ ＡＩ ３
・（６）上記４個の式よシ、Ｖ２．Ｉ２．Ｉ３を消去す
ると、 増幅器Ａの利得Ａの絶対値が十分大きくかつ、の関係が
あるように抵抗Ｒ１、Ｒ２およびＲ３の値を選ぶと、（
７）式の右辺第２項及び第３項はＯとみなすことができ
る。したがってこの回路の出力電流工１は １１＝□・ＩＩＯ・・・（９） となシ、入力信号電流１１０に比例した出力電流■１が
得られる。負荷の性質が変化して出力端子Ｇの電位ｖ１
が変化しても、上述の２つの条件を満足するかぎシ、（
９）式の関係は成立し、この回路は定電流動作をする。
（８）式は以下のように変形できる。
Ｒ３＝Ｒ１＋Ｒ２・・・α０
従ってこの回路は、増幅器Ａの利得Ａの絶対値を十分大
きく選定し、かつ００式を満たすように３個の抵抗Ｒ１
，Ｒ２，ｌ’ｌの相対値を精度よく合わせておけば、定
電流動作をすることがわかる。
きく選定し、かつ００式を満たすように３個の抵抗Ｒ１
，Ｒ２，ｌ’ｌの相対値を精度よく合わせておけば、定
電流動作をすることがわかる。
入力端子Ｒ及びＳの入力信号電流をＩｌｌ及び１１２と
した場合も、（１０式かつ増幅器Ａの利得Ａを十分大き
くすれば、入力信号電流１１１゜１１２に比例した出力
電流■１が得られる。
した場合も、（１０式かつ増幅器Ａの利得Ａを十分大き
くすれば、入力信号電流１１１゜１１２に比例した出力
電流■１が得られる。
第３図は、本発明の実施例を示す詳細な回路図である。
トランジスタＱ１３．Ｑ１４．Ｑ１５゜Ｃ１６，ダイオ
ードＤＩ、Ｄ２．抵抗Ｒ１０゜コンデンサＣ２定電流源
ＩＯによって構成される回路は、第１図における増幅器
Ａに相当する。
ードＤＩ、Ｄ２．抵抗Ｒ１０゜コンデンサＣ２定電流源
ＩＯによって構成される回路は、第１図における増幅器
Ａに相当する。
トランジスタＱ１９．Ｑ２０によって構成される回路、
トランジスタＱ１７．Ｑ１８によって構成される回路、
トランジスタＱｌｌ、Ｑ１２によって構成される回路は
、それぞれ第１図におけるカレントミラＣＭＩ 、ＣＭ
２．０Ｍ３に相当する。
トランジスタＱ１７．Ｑ１８によって構成される回路、
トランジスタＱｌｌ、Ｑ１２によって構成される回路は
、それぞれ第１図におけるカレントミラＣＭＩ 、ＣＭ
２．０Ｍ３に相当する。
第３図において第１電源ＶＣＣと出力電圧７１間の電位
差によシ、トランジスタＱ２０のエミッターコレクタ間
には、電流工４が流れる。このため、トランジスタＱ１
９のエミッターコレクタ間にも電流工４と同等の電流エ
フが流れる。
差によシ、トランジスタＱ２０のエミッターコレクタ間
には、電流工４が流れる。このため、トランジスタＱ１
９のエミッターコレクタ間にも電流工４と同等の電流エ
フが流れる。
同様に第１電源ＶＣＣと増幅器Ａの出力電位７２間の電
位差によシトランジスタＱ１８のエミッターコレクタ間
には電流Ｉ５が流れる。このためＱ１７のエミッターコ
レクタ間には、工５と同等の電流■８が流れる。トラン
ジスタＱｌｌのコレクターエミッタ間には、電流■８及
び入力信号電流１１０を加算した電流Ｉ６が流れる。
位差によシトランジスタＱ１８のエミッターコレクタ間
には電流Ｉ５が流れる。このためＱ１７のエミッターコ
レクタ間には、工５と同等の電流■８が流れる。トラン
ジスタＱｌｌのコレクターエミッタ間には、電流■８及
び入力信号電流１１０を加算した電流Ｉ６が流れる。
このためトランジスタＱ１２のコレクターエミッタ間に
は、電流工６と同等の電流工９が流れる。増幅器Ａの入
力電流Ｉ３は、電流Ｉ７よシミ流■９を減算した電流が
流れる。これよシ入力電流Ｉ３は電流工４よシミ流Ｉ５
及び電流工６を減算した電流となる。
は、電流工６と同等の電流工９が流れる。増幅器Ａの入
力電流Ｉ３は、電流Ｉ７よシミ流■９を減算した電流が
流れる。これよシ入力電流Ｉ３は電流工４よシミ流Ｉ５
及び電流工６を減算した電流となる。
トランジスタＱ１３及びトラン・ゾスタＱ１４は、たと
えばダーリントン接続等であり、トランジスタＱ１３に
ペース電流Ｉ３が流れることによシ、トランジスタＱ１
４のコレクターエミッタ間に電流１１３が流れる。トラ
ンジスタＱ１４のコレクターエミッタ間に流れる電流１
１３の変化によシトランジスタＱ１５及びトランジスタ
Ｑ１６によって、増幅器Ａの出力電位■２が増減する。
えばダーリントン接続等であり、トランジスタＱ１３に
ペース電流Ｉ３が流れることによシ、トランジスタＱ１
４のコレクターエミッタ間に電流１１３が流れる。トラ
ンジスタＱ１４のコレクターエミッタ間に流れる電流１
１３の変化によシトランジスタＱ１５及びトランジスタ
Ｑ１６によって、増幅器Ａの出力電位■２が増減する。
これよシ、増幅器Ａの出力電位Ｖ２は、電流Ｉ４、電流
工５及び入力信号電流１１０により変化する。
工５及び入力信号電流１１０により変化する。
（発明の効果）
以上詳細に説明したように本発明によれば、出力電流を
３本の抵抗と３個のカレントミラーを用いて電流入力、
電圧出力型増幅回路の入力に帰還するように電流源型出
力回路が構成されている。このため高い相対精度が必要
となる抵抗器が従来は５本必要であったものが、本発明
では３本で十分である。このように所定の条件を満たす
ことを要求される抵抗の数が少なくてよいので、回路の
製造が容易になった。特に、本出力回路を集積化した場
合は、回路の小形化、高密度化の効果が期待できる。
３本の抵抗と３個のカレントミラーを用いて電流入力、
電圧出力型増幅回路の入力に帰還するように電流源型出
力回路が構成されている。このため高い相対精度が必要
となる抵抗器が従来は５本必要であったものが、本発明
では３本で十分である。このように所定の条件を満たす
ことを要求される抵抗の数が少なくてよいので、回路の
製造が容易になった。特に、本出力回路を集積化した場
合は、回路の小形化、高密度化の効果が期待できる。
第１図は、本発明による電流源型出力回路の実施例の回
路図、 第２図は、従来の電流源型出力回路の例を示す回路図、 第３図は、本発明による電流源型出力回路の実施例の詳
細回路図である。 Ａ・・・電流入力・電圧出力型増幅器 ＣＭＩ、ＣＭ２．ＣＭ３・・・ カレントミラーＲ１，
Ｒ２，Ｒ３・・・抵抗 Ｌ・・・負荷 Ｒ，Ｓ、Ｔ・・・入力端子 １１０・・・入力信号電流
路図、 第２図は、従来の電流源型出力回路の例を示す回路図、 第３図は、本発明による電流源型出力回路の実施例の詳
細回路図である。 Ａ・・・電流入力・電圧出力型増幅器 ＣＭＩ、ＣＭ２．ＣＭ３・・・ カレントミラーＲ１，
Ｒ２，Ｒ３・・・抵抗 Ｌ・・・負荷 Ｒ，Ｓ、Ｔ・・・入力端子 １１０・・・入力信号電流
Claims (1)
- 【特許請求の範囲】 １、入力に比例した電流を負荷に供給する電流源型出力
回路において、 該電流源型出力回路は、電流入力電圧出力型増幅器と、
該電流入力電圧出力型増幅器の出力を入力端子に帰還す
る帰還回路とを有し、 該帰還回路は、第１、第２及び第３のカレントミラーと
、第１、第２及び第３の抵抗とを有し、 該電流入力電圧出力型増幅器の出力端子は、該第３の抵
抗を介し該第２のカレントミラーの入力端子に、該第１
及び第２の抵抗の直列接続を介し該第１のカレントミラ
ーの入力端子にそれぞれ接続されており、 前記負荷は該第１及び第２の抵抗の直列接続の中点に接
続され、 該第２のカレントミラーの出力端子は、該第３のカレン
トミラーの入力端子に接続され、該第１のカレントミラ
ーの出力端子及び該第３のカレントミラーの出力端子は
、該電流入力電圧出力型増幅器の入力端子に入力に比例
した電流が前記負荷に流れるよう接続され、 該第１及び第２のカレントミラーの基準端子は第１の電
源に、第３のカレントミラーの基準端子は第２の電源に
各々接続されることを特徴とする電流源型出力回路。 ２、特許請求の範囲第１項記載の回路において、該回路
は、該電流入力電圧出力型増幅器の利得が非常に大きく
、かつ第１及び第２の抵抗を加算したものが第３の抵抗
に実質的に等しくなるようにしたことを特徴とする電流
源型出力回路。 ３、特許請求の範囲第２項記載の回路において、入力信
号電流は該第１、第２及び第３のカレントミラーの各入
力端子のうちの少なくとも１つに接続されることを特徴
とする電流源型出力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199994A JPH0732328B2 (ja) | 1986-08-28 | 1986-08-28 | 電流源型出力回路 |
| US07/082,648 US4766396A (en) | 1986-08-28 | 1987-08-07 | Current source type current output circuit using current mirrors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199994A JPH0732328B2 (ja) | 1986-08-28 | 1986-08-28 | 電流源型出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359009A true JPS6359009A (ja) | 1988-03-14 |
| JPH0732328B2 JPH0732328B2 (ja) | 1995-04-10 |
Family
ID=16417030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61199994A Expired - Lifetime JPH0732328B2 (ja) | 1986-08-28 | 1986-08-28 | 電流源型出力回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4766396A (ja) |
| JP (1) | JPH0732328B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4857725A (en) * | 1988-07-06 | 1989-08-15 | Santa Barbara Research Center | Differential offset corrected current mirror |
| JPH0681108B2 (ja) * | 1989-03-22 | 1994-10-12 | 株式会社東芝 | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 |
| US5321371A (en) * | 1993-09-01 | 1994-06-14 | Elantec, Inc. | Current mirror with error correction |
| US6995572B2 (en) * | 2001-03-05 | 2006-02-07 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Sensor and method for detecting a superstrate |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136708A (en) * | 1979-04-13 | 1980-10-24 | Nippon Gakki Seizo Kk | Voltage current conversion circuit |
-
1986
- 1986-08-28 JP JP61199994A patent/JPH0732328B2/ja not_active Expired - Lifetime
-
1987
- 1987-08-07 US US07/082,648 patent/US4766396A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4766396A (en) | 1988-08-23 |
| JPH0732328B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1093164A (en) | Biasing and scaling circuit for transducers | |
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| US4134030A (en) | Hall-effect integrated circuit switch | |
| JPH0544845B2 (ja) | ||
| US4362956A (en) | Absolute value circuit | |
| US4836027A (en) | Circuit for a sensor | |
| US3546564A (en) | Stabilized constant current apparatus | |
| US3551832A (en) | Transistor base current compensation system | |
| JP3265391B2 (ja) | 電圧検出回路 | |
| JPS59184924A (ja) | 電流源装置 | |
| JPS6359009A (ja) | 電流源型出力回路 | |
| JPH07225628A (ja) | 基準電圧発生回路 | |
| US4001602A (en) | Electronic analog divider | |
| JPS59185419A (ja) | 周波数―位相変換器 | |
| US3046469A (en) | Transistor regulated power supply | |
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| US4004161A (en) | Rectifying circuits | |
| US4899064A (en) | Absolute value differential amplifier | |
| US5966039A (en) | Supply and temperature dependent linear signal generator | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP3067286B2 (ja) | モノリシックフィルタ回路 | |
| EP0280516B1 (en) | Differential amplifier circuit | |
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP3066092B2 (ja) | 定電流回路 | |
| JPH0225286B2 (ja) |