JPS6358648A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は磁気テープにデータ等を記録するテープレコー
ダやＶＴＲにおいて、テープを高速走行させつつデータ
読み取りが可能な制御装置に係わる。

従来の技術 従来のテープレコーダやＶＴＲでテープを高速走行させ
る場合、そのテープ走行速度をほぼ一定とするためにテ
ープの巻き取られる２つのリール台と軸を共有してリー
ルの回転速度を検出するり−ルＦＧを設けてその出力信
号の周期和を一定にする方法がとられている。（たとえ
ば特願昭６０−３０９３４号） 発明が解決しようとする問題点 このような従来の技術では、テープ速度をほぼ一定の値
にはできるもののテープに記録されたデータを通常再生
する場合と同じ再生回路で読み取ることは困難であった
。

本発明はかかる欠点をなくすためになされたもので、テ
ープを高速走行させつつ、通常再生の場合と同じ再生回
路でテープ上のデータを読み取れる制御装置を提供する
ことを目的としている。

問題点を解決するための手段 本発明は上記した欠点をな（すため、磁気テープ上に斜
めのトラックを形成して情報が記録されたものを用い、
ヘッドが取り付けられた回転シリンダと、２つのリール
台と、前記各々のリール台と軸を共有した２つのリール
回転速度検出器と、前記リール台の一方を駆動すること
によって磁気テープを走行させるテープ駆動手段と、ヘ
ッド出力に同期するＰＬＬ回路と、ＰＬＬ回路の動作周
波数を検出するＰＬＬ動作点検出回路と、２つのリール
回転速度検出器の出力信号の周期和を出力する周期和検
出回路と、ＰＬＬ動作点検出回路の出力ヲ受けて基準周
期和を算出出力するコントローラと、基準周期和と周期
和検出回路の出力する周期和の差をとる周期和誤差検出
器とを具備し、周期和誤差検出器の出力で駆動手段を駆
動させて磁気テープを走行させる構成としている。

作用 本発明は上記した構成により、回転シリンダ上のヘッド
出力信号の周波数に同期するＰＬＬ回路の動作点が所定
の動作周波数に収束するように動作するため、ヘッド出
力信号の等化回路や処理回路などの変更なく磁気テープ
上のデータ読み取りが可能となる。

実施例 第１図は本発明の制御装置の一実施例を示すブロック図
である。第１図において、１は回転シリンダ、ｌａ、ｌ
ｂはヘッドであり、２ａ、２ｂは−ル台、１０は磁気テ
ープ、１０１．１０２はテープ１０の走行路を形作るた
めのポスト、３ａ、３ｂはリール台’ｌａ、　　２ｂに
軸を共有して設けられたリール回転速度検出器（以後リ
ールＦＧと呼ぶ）、７はリールＦＧ３ａ、３ｂの各々の
出力信号の周期の和を計算する周期和検出回路、５はヘ
ッドｌａ。

１ｂの出力信号に同期して動作するＰＬＬ回路、６はＰ
ＬＬ回路５の動作点を検出するＰＬＬ動作点検出回路、
８はＰＬＬ動作点検出回路６の出力を受は基準周期和を
算出するコントローラ、９はコントローラ８の出力する
基準周期和と周期和検出口路７の出力する実際の周期和
の差を出力する周期和誤差検出器、４は周期和誤差検出
器の出力を受けてリール２ａ又は２ｂのどちらかを駆動
してテープ１０を走行させる駆動手段である。

一般に、磁気テープを走行させる場合にはキヤプスタン
とピンチローラにて定速させるのが普通であるが、テー
プを高速走行させる時には直接リール台を駆動する場合
が多い。本実施例はリール台を直接駆動しながら、ヘッ
ドｌａ、ｌｂの出力信号をＰＬＬ回路５で読み出し、Ｐ
ＬＬ動作点検出回路６でＰＬＬ回路５の動作周波数を計
ってコントローラ８に出力することにより、コントロー
ラ８は通常再生する状態と同じ動作をＰＬＬ回路５が行
うよう基準周期和を周期和誤差検出器９に出力し、リー
ルＦＧ２ａ、２ｂと周期和検出回路７と周期和誤差検出
器９とテープ駆動手段４でテープ１０の走行速度を制御
する。さらに詳しく述べると磁気テープ１０をリール台
２ａ又は２ｂを直接駆動してテープ１０を高速走行させ
、シリンダ１はそのテープ速度でほぼヘッドｌａ、ｌｂ
のトラッ夕方向再生速度が通常再生と等しくなるよう回
転数を変えるが、実際のヘッドｌａ、ｌｂの出力信号を
ＰＬＬ回路５．ＰＬＬ動作点検出器６で検出してコント
ローラ８がテープ１０の速度を微調してＰＬＬ回路５の
出力信号周波数が通常再生時と等しくなるように動作す
る。従って、チー１１０を高速走行させつつ、しかもヘ
ッドｌａ、ｌｂの出力信号周波数が通常再生と全く同じ
になるため、ヘッド出力等化回路等を変えることなくデ
ータの読み取りが可能となる。

第２図は本発明の他の実施例であり、第１図と同じ動作
を行う部分には同じ番号を付し、全く同じ部分は省略し
である。

第２図において、ＰＬＬ動作点検出回路６を基準発振器
６１．アンド回路６２．ＰＬＬパルスカウンタ６３．デ
ータラッチ６４で構成し、周期和検出回路７を遅延回路
７Ｌ７２　、発振器７８、カウンタ回路７３゜７４、ラ
ンチ回路７５，７６　、加算器７７で構成している。

第２図中で通信の矢印は１本の信号線を大矢印は複数線
の信号を示している。この第２図において、カウンタ回
路７３．７４は各々発振器７８の出力でカウントアンプ
するバイナリカウンタであるが、リールＦＧ３ａ、３ｂ
の出力パルスを受けると遅延回、ｆｆ１７Ｌ７２の遅延
時間後コントローラ８の出力するプリセットデータにブ
リセントされ、オーバーフローすれば自動的にカウント
を止めるものである。

ランチ回路７５．７６はカウンタ回路７３．７４の出力
データの中で必要な桁だけラッチする。加算器７７は全
加算器である。ここで、リールＦＧ３ａがパルスを出力
すると、まず、カウンタ回路７３のデータがラッチ回路
７５にラッチされ次にカウンタ回路７３がプリセットさ
れるためラッチ回路７５にはリールＦＧ３　ａの周期で
発振器７８の発生するパルス数とカウンタ回路７３のプ
リセントデータの差に相当するデジタル値がホールドさ
れる。ラッチ回路７６も同様にリールＦＧ３ｂの出力パ
ルスを処理したデジタルデータをホールドするので加算
器７７は両リール２ａ、２ｂのリールＦＧ３ａ、３ｂの
出力の周期の和からコントローラ８のブリセ・ノトデー
クを減じた値を出力することとなる。また、コントロー
ラ８は同時にＲＯＭや配線によって設定する一定値のデ
ジタルデータを基準周期和として周期和誤差検出器９に
出力する。

一方、ＰＬＬ回路５の出力信号は基準発振器の発生する
カウント期間（例えばデユーティ５０％の方形波でハイ
レベル区間）にアンド回路６２を介して２進バイナリカ
ウンタであるＰＬＬパルスカウンタ６３で計数され、基
準発振器６１のカウント期間の終了時にデータラッチ６
４にラッチされる。このデータラッチ６４にラッチされ
るデータは正にＰＬＬ回路５の動作周波数に比例するも
のであり、コントローラ８はこのデータラッチ６４の値
をもとにカウンタ回路７３．７４のプリセットデータを
算出する。

第３図は磁気テープを高速走行させた時のヘッドの軌跡
を示した図であるが、１５はテープの通常再生での走行
方向、１２はヘッドの通常再生での軌跡である。この第
３図でＦＦではヘッド軌跡は矢印１３で示したようにな
り、ＲＥＷではヘッド軌跡は矢印１４で示したもののよ
うになる。ＦＦの場合にはテープ速度が大となるに従っ
て矢印１３の右傾斜が大となって、通常再生方向である
矢印１２の方向成分が小となるため再生周波数は下がる
傾向にある。すなわち、データラッチ６４のデータが小
の時はＦＦならテープ速度を上げる必要がある。逆にＲ
ＥＷの場合にはテープ速度大となるに従って再生周波数
は上昇するため、データラッチ６４のデータが小の時は
ＲＥＷの時にはテープ速度を下げる必要がある。コント
ローラ８はデータラッチ６４にラッチされたデータと、
テープ走行方向からカウンタ回路７３．７４へのプリセ
ットデータを出力して、ＰＬＬ回路５の動作周波数を常
に一定とするように動作する。このコントローラ８はマ
イクロコンピュータや加算回路等で構成され、データラ
ッチ６４のデジタルデータが正規の値になるまで、カウ
ンタ回路７３．７４のプリセットデータを大きくしたり
小さくしたりする動作を行う。

発明の効果 以上のように、本発明によれば磁気テープを高速走行さ
せつつ、ヘッドの出力信号周波数を一定にし得、テープ
上に記録された情報を読み取ることが可能となるため、
トラック上に記録されたアドレス情報や曲番等を読み高
速アクセスが可能になるなど、実用上大きな価値を存す
る制御装置を供給できる。

【図面の簡単な説明】

第１図は本発明の制御装置の一実施例を示すブロック図
、第２図は本発明の他の一実施例を示すブロック図、第
３図は動作説明のためのテープ上のヘッド軌跡を示す模
式図である。 １・・・・・・回転シリンダ、ｌａ、ｌｂ・・・・・・
ヘット、２ａ、　　２ｂ・・・・・・リール台、３ａ、
３ｂ・・・・・・リール回転速度検出器、４・・・・・
・テープ駆動手段、５・・・・・・ＰＬＬ回路、６・・
・・・・ＰＬＬ動作点検出回路、７・・・・・・周期和
検出回路、８・・・・・・コントローラ、９・・・・・
・周期和誤差検出器。

Claims (3)

【特許請求の範囲】
1. （１）磁気テープ上に斜めのトラックを形成して情報が
   記録された磁気テープを再生する装置であって、ヘッド
   が取り付けられた回転シリンダと、２つのリール台と、
   前記各々のリール台と軸を共有した２つのリール回転速
   度検出器と、前記リール台の一方を駆動することによっ
   て前記磁気テープを走行させるテープ駆動手段と、前記
   ヘッドの出力信号又はその高調波に同期したパルスを出
   力するＰＬＬ回路と、前記ＰＬＬ回路の出力パルス周波
   数と基準動作時の周波数との差を出力するＰＬＬ動作点
   検出回路と、前記２つのリール回転速度検出器の各々の
   出力信号の周期の和を検出する周期和検出回路と、前記
   ＰＬＬ動作点検出回路の出力信号から基準周期和を算出
   出力するコントローラと、前記周期和検出回路の出力周
   期和とコントローラの出力する基準周期和の差をとる周
   期和誤差検出器とを具備し、前記周期和誤差検出器の出
   力によって前記駆動手段を介して磁気テープを走行させ
   ることを特徴とした制御装置。
2. （２）周期和検出回路を発振器と２つのプリセット可能
   なカウンタ回路と２つのラッチ回路と２つの遅延回路と
   加算器を含む構成とし、コントローラは前記カウンタ回
   路へのプリセットデータを出力する構成とし、前記リー
   ル回転速度検出器の各々の出力信号の周期を前記カウン
   タ回路で計数した後前記加算器で加算して周期和検出回
   路の出力となしたことを特徴とする特許請求の範囲第（
   １）項記載の制御装置。
3. （３）ＰＬＬ動作点検出回路は、基準時間を発生する基
   準発振器とＰＬＬパルスカウンタとを具備した構成であ
   り、前記ＰＬＬパルスカウンタで前記ＰＬＬ回路の出力
   パルスを前記基準発振器の発生する基準時間計数して出
   力することを特徴とする特許請求の範囲第（１）項記載
   の制御装置。