JPS6357993B2 - - Google Patents
Info
- Publication number
- JPS6357993B2 JPS6357993B2 JP56190312A JP19031281A JPS6357993B2 JP S6357993 B2 JPS6357993 B2 JP S6357993B2 JP 56190312 A JP56190312 A JP 56190312A JP 19031281 A JP19031281 A JP 19031281A JP S6357993 B2 JPS6357993 B2 JP S6357993B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- data
- sampling
- memory means
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 39
- 230000015654 memory Effects 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
- H04B1/662—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using a time/frequency relationship, e.g. time compression or expansion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Television Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明はデイジタルテレビジヨン信号のサンプ
リング周波数変換装置に関する。
リング周波数変換装置に関する。
テレビジヨン映像信号のデイジタル信号伝送系
において、サンプリング周波数の相異なる装置が
混在する場合、一般に、サンプリング周波数Aな
るデイジタル装置から、他のサンプリング周波数
Bなるデイジタル装置へのサンプリング周波数変
換回路（A→B）とその逆変換回路（B→A）が
必要となる。純デイジタル的に以上の機能を実現
する方法として、サンプリング周波数AとBの公
倍数の周波数を介して変換を行う方法がB.G.
HASKELL「Sampling Rate Conversion for
NTSCT.V.」IEEE Communication Society
March3，1977で概に提案されている。しかし、
従来のこの方法では、サンプリング周波数に対し
てかなり高速な論理回路が必要となるほか、変換
回路（A→B）と逆変換回路（B→A）に対し
て、異なる回路構成を用意する必要があり、構
成、消費電力、価格等で不利である。
において、サンプリング周波数の相異なる装置が
混在する場合、一般に、サンプリング周波数Aな
るデイジタル装置から、他のサンプリング周波数
Bなるデイジタル装置へのサンプリング周波数変
換回路（A→B）とその逆変換回路（B→A）が
必要となる。純デイジタル的に以上の機能を実現
する方法として、サンプリング周波数AとBの公
倍数の周波数を介して変換を行う方法がB.G.
HASKELL「Sampling Rate Conversion for
NTSCT.V.」IEEE Communication Society
March3，1977で概に提案されている。しかし、
従来のこの方法では、サンプリング周波数に対し
てかなり高速な論理回路が必要となるほか、変換
回路（A→B）と逆変換回路（B→A）に対し
て、異なる回路構成を用意する必要があり、構
成、消費電力、価格等で不利である。
したがつて、本発明の目的は、演算回路の演算
速度として速いものが必要なく、また２つのサン
プリング周波数間の変換において、どちらへの変
換であつてもほとんど同じ回路で行えるサンプリ
ング周波数変換装置を提供することである。
速度として速いものが必要なく、また２つのサン
プリング周波数間の変換において、どちらへの変
換であつてもほとんど同じ回路で行えるサンプリ
ング周波数変換装置を提供することである。
本発明によれば、第一の周波数でサンプリング
されたテレビジヨン信号を第一の周波数のタイミ
ングで一時記憶回路へ書き込み、次に第二の周波
数のタイミングでこの一時記憶回路から読み出
し、読み出された信号を内挿演算することによ
り、第二の周波数でサンプリングされたテレビジ
ヨン信号を作り出すサンプリング周波数変換装置
が得られる。本発明においては、演算回路の論理
演算速度の最大速度は２つのサンプリング周波数
の大きい方で規定され、しかも、どちらへの変換
においても同一の構成が利用でき、従来の技術に
比べてその効果は極めて大きい。
されたテレビジヨン信号を第一の周波数のタイミ
ングで一時記憶回路へ書き込み、次に第二の周波
数のタイミングでこの一時記憶回路から読み出
し、読み出された信号を内挿演算することによ
り、第二の周波数でサンプリングされたテレビジ
ヨン信号を作り出すサンプリング周波数変換装置
が得られる。本発明においては、演算回路の論理
演算速度の最大速度は２つのサンプリング周波数
の大きい方で規定され、しかも、どちらへの変換
においても同一の構成が利用でき、従来の技術に
比べてその効果は極めて大きい。
次に本発明を図面を参照しながら詳細に説明し
てゆく。入力信号が周期TAでサンプリングされ
たデイジタル信号で出力に周期TBでサンプリン
グされたデイジタル信号が必要な場合、いま、
Ｎ：Ｍ＝TA：TBの関係が成立する時、入力信号
のＭワード目毎と、出力信号のＮワード目毎にサ
ンプリング点の位置情報が一致する。以後Ｎ＝
５、Ｍ＝３の場合について説明する。第１図は本
発明の原理を説明するための図で、第１図ａは入
力テレビジヨン信号のデータと出力テレビジヨン
信号のデータのサンプル列の関係を示す図で、入
力サンプリング周波数をA、出力サンプリング周
波数をBとすると、A：B＝３：５、またそのサ
ンプリング周期をTA，TBとすると、TA：TB＝
５：３の関係にあると仮定する。第１図ａで入力
データ列をI0，I1，I2，I′0，I′1，I′2……と表わし
、
変換された出力データ列をO0，O1，O2，O3，
O4，O′0，O′1，O′2，O′3，O′4，O″0……と表わさ
れるとすると、出力データO0は入力データI0，I1
から直線内挿により作られ、同様に出力データ
O1は入力データI0，I1から、出力データO2は入力
データI1，I2からそれぞれ内挿により作られる。
ここで、出力データO0と出力データO1とは、内
挿に必要な入力データのサンプリング点は同じ
で、その内挿係数が異なるものである。出力デー
タO2，O3の関係も同様であり、以下この関係が
出力データ５ワードごとにくり返される。
てゆく。入力信号が周期TAでサンプリングされ
たデイジタル信号で出力に周期TBでサンプリン
グされたデイジタル信号が必要な場合、いま、
Ｎ：Ｍ＝TA：TBの関係が成立する時、入力信号
のＭワード目毎と、出力信号のＮワード目毎にサ
ンプリング点の位置情報が一致する。以後Ｎ＝
５、Ｍ＝３の場合について説明する。第１図は本
発明の原理を説明するための図で、第１図ａは入
力テレビジヨン信号のデータと出力テレビジヨン
信号のデータのサンプル列の関係を示す図で、入
力サンプリング周波数をA、出力サンプリング周
波数をBとすると、A：B＝３：５、またそのサ
ンプリング周期をTA，TBとすると、TA：TB＝
５：３の関係にあると仮定する。第１図ａで入力
データ列をI0，I1，I2，I′0，I′1，I′2……と表わし
、
変換された出力データ列をO0，O1，O2，O3，
O4，O′0，O′1，O′2，O′3，O′4，O″0……と表わさ
れるとすると、出力データO0は入力データI0，I1
から直線内挿により作られ、同様に出力データ
O1は入力データI0，I1から、出力データO2は入力
データI1，I2からそれぞれ内挿により作られる。
ここで、出力データO0と出力データO1とは、内
挿に必要な入力データのサンプリング点は同じ
で、その内挿係数が異なるものである。出力デー
タO2，O3の関係も同様であり、以下この関係が
出力データ５ワードごとにくり返される。
第２図は本発明の一実施例を示す図であり、入
力データは並列に設けられたバツフアメモリ１，
２に接続され、ライトアドレスカウンタ３で作ら
れるアドレスに応じて、交互に記憶されてゆく。
ライトアドレスカウンタ３は周波数A（周期TA）
のクロツクをカウントし、Ｍカウント毎にメモリ
コントローラ４によりクリアされる。またメモリ
コントローラ４は、周期TAをＭカウント毎に、
バツフアメモリ１，２を交互に書き込みと読み出
し状態に切り替える。したがつて、入力データが
Ｍワード分だけメモリ１に書き込まれたあと、次
のＭワード分の入力データはメモリ２に書き込ま
れることになる。
力データは並列に設けられたバツフアメモリ１，
２に接続され、ライトアドレスカウンタ３で作ら
れるアドレスに応じて、交互に記憶されてゆく。
ライトアドレスカウンタ３は周波数A（周期TA）
のクロツクをカウントし、Ｍカウント毎にメモリ
コントローラ４によりクリアされる。またメモリ
コントローラ４は、周期TAをＭカウント毎に、
バツフアメモリ１，２を交互に書き込みと読み出
し状態に切り替える。したがつて、入力データが
Ｍワード分だけメモリ１に書き込まれたあと、次
のＭワード分の入力データはメモリ２に書き込ま
れることになる。
バツフアメモリ１，２において、一方が書き込
まれているときには、他方は読み出されるが、リ
ードアドレスはリードアドレスカウンタ５で作ら
れる。メモリ１あるいは２から読み出されるデー
タの周期は出力サンプリング周期TBと同じであ
り、このアドレスはメモリコントローラ４の制御
により、カウンタ５で作られ、ライトアドレスカ
ウンタ３と同じタイミングでクリアされる。
まれているときには、他方は読み出されるが、リ
ードアドレスはリードアドレスカウンタ５で作ら
れる。メモリ１あるいは２から読み出されるデー
タの周期は出力サンプリング周期TBと同じであ
り、このアドレスはメモリコントローラ４の制御
により、カウンタ５で作られ、ライトアドレスカ
ウンタ３と同じタイミングでクリアされる。
マスタカウンタ６は出力データが必要なサンプ
リング周波数B（周期TB）のクロツクをカウント
し、Ｎカウントごとにクリアされる。このクリア
されるタイミングはカウンタ３，５がクリアされ
るタイミングと同じである。マスタカウンタ６の
出力はメモリコントローラ４に供給され、このタ
イミングにより前述したようにメモリコントロー
ラ４はバツフアメモリ１，２のリード／ライトの
切替、ライトアドレスカウンタ３、リードアドレ
スカウンタ５のクリアを行うとともに、リードア
ドレスカウンタ５に対しては、相異なる２つのサ
ンプリング周波数に応じてアドレスカウンタの進
み方を制御する。
リング周波数B（周期TB）のクロツクをカウント
し、Ｎカウントごとにクリアされる。このクリア
されるタイミングはカウンタ３，５がクリアされ
るタイミングと同じである。マスタカウンタ６の
出力はメモリコントローラ４に供給され、このタ
イミングにより前述したようにメモリコントロー
ラ４はバツフアメモリ１，２のリード／ライトの
切替、ライトアドレスカウンタ３、リードアドレ
スカウンタ５のクリアを行うとともに、リードア
ドレスカウンタ５に対しては、相異なる２つのサ
ンプリング周波数に応じてアドレスカウンタの進
み方を制御する。
バツフアメモリ１，２から交互に読み出された
テレビジヨン信号データは、サンプリング周期
が、周期TAから周期TBへ変換されており、次に
このデータは内挿フイルタ７に供給され、ここで
各サンプリング点がもつべき情報の内容が作り出
される。内挿フイルタ７内の内挿係数はマスタカ
ウンタ６の出力を受ける内挿コントローラ８によ
りリードアドレスと同期して制御される。
テレビジヨン信号データは、サンプリング周期
が、周期TAから周期TBへ変換されており、次に
このデータは内挿フイルタ７に供給され、ここで
各サンプリング点がもつべき情報の内容が作り出
される。内挿フイルタ７内の内挿係数はマスタカ
ウンタ６の出力を受ける内挿コントローラ８によ
りリードアドレスと同期して制御される。
第１図ｂはバツフアメモリ１，２への書き込み
あるいは読み出し、内挿フイルタの係数変化を示
す図であり、ここでＭ＝３、Ｎ＝５である。図で
ライトアドレスWAは０，１，２，……のくり返
しとなり、始めの３ワード（３つのデータ列）は
バツフアメモリ１に、次の３ワードはバツフアメ
モリ２に書き込まれる。これに対してリードアド
レスRAは、ライトアドレスWAが３個分の間に、
５個のアドレスがあり、指定されるアドレスは
０，０，１，１，２である。読み出しにおいて
は、バツフアメモリ１に書き込まれているときに
は、バツフアメモリ２から読み出されるように、
同一メモリに書き込みと読み出しが重ならないよ
うにしている。内挿フイルタとしては一般的には
トランスバーサルフイルタが用いられ、各遅延出
力に掛けられる係数列をそれぞれk0〜k4で表わす
と、内挿コントローラ８（第２図）の制御出力Ｋ
は図のようになる。
あるいは読み出し、内挿フイルタの係数変化を示
す図であり、ここでＭ＝３、Ｎ＝５である。図で
ライトアドレスWAは０，１，２，……のくり返
しとなり、始めの３ワード（３つのデータ列）は
バツフアメモリ１に、次の３ワードはバツフアメ
モリ２に書き込まれる。これに対してリードアド
レスRAは、ライトアドレスWAが３個分の間に、
５個のアドレスがあり、指定されるアドレスは
０，０，１，１，２である。読み出しにおいて
は、バツフアメモリ１に書き込まれているときに
は、バツフアメモリ２から読み出されるように、
同一メモリに書き込みと読み出しが重ならないよ
うにしている。内挿フイルタとしては一般的には
トランスバーサルフイルタが用いられ、各遅延出
力に掛けられる係数列をそれぞれk0〜k4で表わす
と、内挿コントローラ８（第２図）の制御出力Ｋ
は図のようになる。
本発明において、任意のサンプリング周波数間
の変換を行う場合には、入力サンプリング周波数
と出力サンプリング周波数とに応じて、メモリコ
ントローラ４、内挿フイルタ７、及び内挿フイル
タ内の係数器の係数を変更することになるが、こ
れらの変更部分はプログラム可能なＰ−ROMで
構成し、サンプリング周波数の変更に応じて、プ
ログラムの内容を変更するようにすれば、バツフ
アメモリの容量に余裕をもたせておくことで同一
回路で対応できる。また、以上の説明ではサンプ
リング周波数が低いデータ列から高いデータ列へ
の変換について説明したが、この逆の場合も同じ
回路構成で、できることは明らかである。
の変換を行う場合には、入力サンプリング周波数
と出力サンプリング周波数とに応じて、メモリコ
ントローラ４、内挿フイルタ７、及び内挿フイル
タ内の係数器の係数を変更することになるが、こ
れらの変更部分はプログラム可能なＰ−ROMで
構成し、サンプリング周波数の変更に応じて、プ
ログラムの内容を変更するようにすれば、バツフ
アメモリの容量に余裕をもたせておくことで同一
回路で対応できる。また、以上の説明ではサンプ
リング周波数が低いデータ列から高いデータ列へ
の変換について説明したが、この逆の場合も同じ
回路構成で、できることは明らかである。
次に一例として、NTSCTV方式のサンプリン
グ周波数変換例を示す。NTSCコンポジツトTV
信号を取り扱うデイジタル装置において、従来多
く使用されているサブキヤリア周波数の４倍サン
プリング周波数（14.31818MHz）と、デイジタル
テレビジヨン信号の世界的標準サンプリング周波
数として予定されている13.5MHzとの変換を考え
ると、A＝14.31818MHz、B＝13.5MHzとなり、
TA：TB＝Ｎ：Ｍ＝35：33となる。この時、第１
図において、バツフアメモリー１，２はそれぞれ
入力デイジタル信号を35ワード記憶する容量が必
要となる。又、第１図における内挿フイルタとし
ては、実際には、必要な周波数帯域内の利得、位
相特性を満足させるために、高次の内挿フイルタ
が使用されるが、ここでは説明を簡単にするため
に、第３図に示すように隣りあうサンプリング点
２個を使用する直線内挿を考えると、内挿コント
ローラから出力される係数の組合せk0k1……ko…
…k35は第４図のようになる。14.31818MHz→
13.5MHzの変換においてはk0〜k34の35個の係数
α，βの組合せができるが、k17，k18を中心に対
称になることは自明のことであり、これを利用し
て用意する係数の組合せを減らすことも可能であ
る。逆に、13.5MHz→14.31818MHzの変換におい
ては、Ｎ：Ｍ＝33：35になり、当然係数の組合せ
は、k0〜k32の33個の組合せとなる。以上一例と
して、NTSCTV方式のサンプリング周波数変換
の実例を示したが、PALTV方式も同様に変換が
可能である。
グ周波数変換例を示す。NTSCコンポジツトTV
信号を取り扱うデイジタル装置において、従来多
く使用されているサブキヤリア周波数の４倍サン
プリング周波数（14.31818MHz）と、デイジタル
テレビジヨン信号の世界的標準サンプリング周波
数として予定されている13.5MHzとの変換を考え
ると、A＝14.31818MHz、B＝13.5MHzとなり、
TA：TB＝Ｎ：Ｍ＝35：33となる。この時、第１
図において、バツフアメモリー１，２はそれぞれ
入力デイジタル信号を35ワード記憶する容量が必
要となる。又、第１図における内挿フイルタとし
ては、実際には、必要な周波数帯域内の利得、位
相特性を満足させるために、高次の内挿フイルタ
が使用されるが、ここでは説明を簡単にするため
に、第３図に示すように隣りあうサンプリング点
２個を使用する直線内挿を考えると、内挿コント
ローラから出力される係数の組合せk0k1……ko…
…k35は第４図のようになる。14.31818MHz→
13.5MHzの変換においてはk0〜k34の35個の係数
α，βの組合せができるが、k17，k18を中心に対
称になることは自明のことであり、これを利用し
て用意する係数の組合せを減らすことも可能であ
る。逆に、13.5MHz→14.31818MHzの変換におい
ては、Ｎ：Ｍ＝33：35になり、当然係数の組合せ
は、k0〜k32の33個の組合せとなる。以上一例と
して、NTSCTV方式のサンプリング周波数変換
の実例を示したが、PALTV方式も同様に変換が
可能である。
以上詳細に説明したように、本発明によれば、
演算素子の演算速度に速いものが不要で、しかも
極めて簡単な構成のサンプリング周波数変換回路
が得られる。
演算素子の演算速度に速いものが不要で、しかも
極めて簡単な構成のサンプリング周波数変換回路
が得られる。
第１図ａは本発明の原理を説明するための図、
第１図ｂは本発明の実施例の動作を示す図、第２
図は本発明の一実施例を示す図、第３図は基本的
な内挿フイルタの構成を示す図、第４図は第３図
に示した内挿フイルタの係数の例を示す図。 図において、１，２……バツフアメモリ、３…
…ライトアドレスカウンタ、４……メモリコント
ローラ、５……リードアドレスカウンタ、６……
マスタカウンタ、７……内挿フイルタ、８……内
挿コントローラ、９……１サンプル遅延器、１
０，１１……係数器、１２……加算器。
第１図ｂは本発明の実施例の動作を示す図、第２
図は本発明の一実施例を示す図、第３図は基本的
な内挿フイルタの構成を示す図、第４図は第３図
に示した内挿フイルタの係数の例を示す図。 図において、１，２……バツフアメモリ、３…
…ライトアドレスカウンタ、４……メモリコント
ローラ、５……リードアドレスカウンタ、６……
マスタカウンタ、７……内挿フイルタ、８……内
挿コントローラ、９……１サンプル遅延器、１
０，１１……係数器、１２……加算器。
Claims (1)
- 【特許請求の範囲】 １ サンプリング周波数Aでサンプルされた第１
のデイジタル信号をサンプリング周波数Bでサン
プルされた第２のデイジタル信号に変換する変換
装置であつて、A／B＝Ｍ／Ｎ（Ｍ，Ｎは整数）
の関係があるとき、 読み出しと書込みが交互に切替わる第１及び第
２のメモリ手段と、 サンプリング周波数Aに応答して、Ｍカウント
毎にクリアされ前記第１のデイジタル信号の信号
データを前記Ｍカウント毎に前記第１及び第２の
メモリ手段に交互に書き込むための書込みアドレ
スを発生する書込みアドレス発生手段と、 サンプリング周波数Bに応答して、Ｎカウント
毎にクリアされ前記信号データを前記Ｎカウント
毎に前記第１及び第２のメモリ手段から交互に読
み出すための読み出しアドレス発生手段と、 前記第１及び第２のメモリ手段から読み出され
た信号データをあらかじめ定められた係数により
内挿処理する内挿手段とを 具備することを特徴とするサンプリング周波数
変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190312A JPS5892160A (ja) | 1981-11-27 | 1981-11-27 | サンプリング周波数変換装置 |
| EP82110938A EP0080712B1 (en) | 1981-11-27 | 1982-11-26 | Sampling frequency converting apparatus |
| DE8282110938T DE3279796D1 (en) | 1981-11-27 | 1982-11-26 | Sampling frequency converting apparatus |
| US06/444,915 US4630034A (en) | 1981-11-27 | 1982-11-29 | Sampling frequency converting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190312A JPS5892160A (ja) | 1981-11-27 | 1981-11-27 | サンプリング周波数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892160A JPS5892160A (ja) | 1983-06-01 |
| JPS6357993B2 true JPS6357993B2 (ja) | 1988-11-14 |
Family
ID=16256067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190312A Granted JPS5892160A (ja) | 1981-11-27 | 1981-11-27 | サンプリング周波数変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4630034A (ja) |
| EP (1) | EP0080712B1 (ja) |
| JP (1) | JPS5892160A (ja) |
| DE (1) | DE3279796D1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143087A (ja) * | 1983-12-29 | 1985-07-29 | Nec Corp | バツフアメモリ制御回路 |
| GB2172167B (en) * | 1985-03-07 | 1988-06-15 | Sony Corp | Video signal processing |
| US5067141A (en) * | 1986-08-07 | 1991-11-19 | International Mobile Machine Corporation | Interpolator for varying a signal sampling rate |
| US4792856A (en) * | 1987-04-14 | 1988-12-20 | Rca Licensing Corporation | Sampled data memory system as for a television picture magnification system |
| JPH0793548B2 (ja) * | 1987-08-31 | 1995-10-09 | 三洋電機株式会社 | 標本化周波数変換回路 |
| JP2696901B2 (ja) * | 1988-04-08 | 1998-01-14 | ソニー株式会社 | サンプリング周波数変換回路 |
| JP3094419B2 (ja) * | 1990-02-19 | 2000-10-03 | ソニー株式会社 | サンプリングレート変換装置 |
| JPH0435111A (ja) * | 1990-05-25 | 1992-02-05 | Sony Corp | サンプリングレートコンバータ |
| JP3032382B2 (ja) * | 1992-07-13 | 2000-04-17 | シャープ株式会社 | デジタル信号のサンプリング周波数変換装置 |
| DE4233368C1 (ja) * | 1992-10-05 | 1993-04-29 | Loewe Opta Gmbh, 8640 Kronach, De | |
| US5331346A (en) * | 1992-10-07 | 1994-07-19 | Panasonic Technologies, Inc. | Approximating sample rate conversion system |
| JP2605284Y2 (ja) * | 1992-12-28 | 2000-07-04 | ヤマハ株式会社 | データ変換装置 |
| DE4325107A1 (de) * | 1993-07-27 | 1995-02-02 | Philips Patentverwaltung | Schaltungsanordnung zum Synchronisieren eines Datenstromes |
| US5657261A (en) * | 1995-04-17 | 1997-08-12 | Wilson; Dennis L. | Interpolation of digital signals using signal sample replication |
| FR2740284B1 (fr) * | 1995-10-19 | 1997-11-21 | Alcatel Espace | Procede de filtrage numerique large bande et filtre mettant en oeuvre le procede |
| GB2307128B (en) * | 1995-11-09 | 2000-01-26 | Sony Uk Ltd | Controlling video down-conversion |
| KR100218318B1 (ko) | 1996-10-01 | 1999-09-01 | 문정환 | 주파수 변환장치 |
| JPH10126218A (ja) * | 1996-10-15 | 1998-05-15 | Sony Corp | サンプリング周波数変換装置 |
| EP0957579A1 (en) | 1998-05-15 | 1999-11-17 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for sampling-rate conversion of audio signals |
| JP3630591B2 (ja) * | 1999-08-30 | 2005-03-16 | 沖電気工業株式会社 | クロック乗せ換え方法及び回路 |
| TW536827B (en) * | 2000-07-14 | 2003-06-11 | Semiconductor Energy Lab | Semiconductor display apparatus and driving method of semiconductor display apparatus |
| US7262716B2 (en) * | 2002-12-20 | 2007-08-28 | Texas Instruments Incoporated | Asynchronous sample rate converter and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727627B2 (ja) * | 1972-08-28 | 1982-06-11 | ||
| GB1455822A (en) * | 1973-05-23 | 1976-11-17 | British Broadcasting Corp | Sampling rate changer |
| US4306249A (en) * | 1978-12-20 | 1981-12-15 | British Broadcasting Corporation | Digital signal processing method and apparatus |
| US4270026A (en) * | 1979-11-28 | 1981-05-26 | International Telephone And Telegraph Corporation | Interpolator apparatus for increasing the word rate of a digital signal of the type employed in digital telephone systems |
| US4270027A (en) * | 1979-11-28 | 1981-05-26 | International Telephone And Telegraph Corporation | Telephone subscriber line unit with sigma-delta digital to analog converter |
| US4460890A (en) * | 1982-01-21 | 1984-07-17 | Sony Corporation | Direct digital to digital sampling rate conversion, method and apparatus |
-
1981
- 1981-11-27 JP JP56190312A patent/JPS5892160A/ja active Granted
-
1982
- 1982-11-26 EP EP82110938A patent/EP0080712B1/en not_active Expired
- 1982-11-26 DE DE8282110938T patent/DE3279796D1/de not_active Expired
- 1982-11-29 US US06/444,915 patent/US4630034A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0080712A3 (en) | 1986-11-20 |
| US4630034A (en) | 1986-12-16 |
| JPS5892160A (ja) | 1983-06-01 |
| DE3279796D1 (en) | 1989-08-03 |
| EP0080712B1 (en) | 1989-06-28 |
| EP0080712A2 (en) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6357993B2 (ja) | ||
| JPH0793717B2 (ja) | ビデオ信号処理装置 | |
| JP4290783B2 (ja) | データ速度を減少させる装置 | |
| KR100218318B1 (ko) | 주파수 변환장치 | |
| JPH0372711A (ja) | 標本化周波数変換装置 | |
| SU1401479A1 (ru) | Многофункциональный преобразователь | |
| JP2504143B2 (ja) | フレ―ム変換回路 | |
| JPS6123707B2 (ja) | ||
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JPS62194797A (ja) | 多元時間スイツチ | |
| JPH0619797B2 (ja) | たたみ込み演算回路 | |
| JPS63180279A (ja) | メモリ回路 | |
| JPH0221695B2 (ja) | ||
| JPS61152115A (ja) | デジタルフイルタ | |
| EP0562851A1 (en) | Digital signal processing using parallel filters | |
| JPS631269A (ja) | 映像記憶装置 | |
| JPH0310198B2 (ja) | ||
| JPS5897097A (ja) | 音声信号の時間軸変換装置 | |
| JP2567982B2 (ja) | バストレース制御方式 | |
| JPH0546579B2 (ja) | ||
| JPS6091713A (ja) | デイジタル可変遅延回路 | |
| JPS5939182A (ja) | フレ−ムメモリ回路 | |
| JPH03201733A (ja) | データワードの時間組込み処理方法及びその方法を実施する装置 | |
| JPH0380643A (ja) | 伝送路信号の遅延挿脱方式 | |
| JPS63300615A (ja) | ディジタル補間器 |