JPS6356705B2 - - Google Patents
Info
- Publication number
- JPS6356705B2 JPS6356705B2 JP60263373A JP26337385A JPS6356705B2 JP S6356705 B2 JPS6356705 B2 JP S6356705B2 JP 60263373 A JP60263373 A JP 60263373A JP 26337385 A JP26337385 A JP 26337385A JP S6356705 B2 JPS6356705 B2 JP S6356705B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- lead
- pressure
- maintaining
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000010931 gold Substances 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とく
に半導体素子の突起電極とリードフレームのリー
ドとを加圧部（ボンデイングツール）で熔融合金
金属を媒介として接続する方法に関する。
に半導体素子の突起電極とリードフレームのリー
ドとを加圧部（ボンデイングツール）で熔融合金
金属を媒介として接続する方法に関する。
これまでの電子部品の接続には、接着電子部品
及び被接着電子部品をあらかじめ常温で適正な位
置に配置した後荷重をかけて、圧接したり、熔接
したりしていた。あるいは荷重をかけたままで、
接着金属が熔融する迄高温に保管し、その後、常
温にする方法で電子部品の接続を得ていた。これ
らの方法では、圧接、熔接部に、過大の負荷がか
かり、接続部に割れが入つたり、歪が残つたりす
る欠点や、高温保管状態が長すぎることや、接続
部以外が高温状態が長い為に、劣化したり、長時
間、高温状態に保管できない場合などには使用で
きない欠点を有していた。
及び被接着電子部品をあらかじめ常温で適正な位
置に配置した後荷重をかけて、圧接したり、熔接
したりしていた。あるいは荷重をかけたままで、
接着金属が熔融する迄高温に保管し、その後、常
温にする方法で電子部品の接続を得ていた。これ
らの方法では、圧接、熔接部に、過大の負荷がか
かり、接続部に割れが入つたり、歪が残つたりす
る欠点や、高温保管状態が長すぎることや、接続
部以外が高温状態が長い為に、劣化したり、長時
間、高温状態に保管できない場合などには使用で
きない欠点を有していた。
本願発明は上記欠点を考えてこれを除去した方
法を提供することを目的とする。
法を提供することを目的とする。
本発明は、半導体素子表面の中央部を除く部分
上に設けられた複数の突起電極とリードフレーム
の複数のリードとをブロツク状の加圧部により加
圧しかつ加熱することによりそれぞれ同時に接着
する半導体装置の製造方法において、前記加圧部
により加圧する前に、前記リードと前記突起電極
のそれぞれの表面金属により成る接続部金属の熔
融温度より低い温度でかつ常温より高い温度で該
リード、該突起電極を予熱しておき、次に、前記
リードの先端が前記突起電極より前記中央部方向
に突出した位置関係を保つて、前記加圧部により
該リードと該突起電極とを加圧し、かつ一定時間
該熔融温度以上とし、次に加圧を維持したまま一
定時間該熔融温度以下でかつ常温よりも高い温度
に維持することを特徴とする半導体装置の製造方
法である。このように本発明では加圧部により加
圧する前に予備加熱しておくから高温加圧の状態
の時間が短かくなり、これにより作業性がよくか
つ接続部の上記不都合がなくなる。又、リードの
先端が突起電極より半導体素子表面の中央部方向
に突出した位置関係を保つようにしている。した
がつて予備加熱によりリードがその長さ方向に多
少変形したとしても突起電極との所定の接触接合
面積が確保できる。以上のことは本発明のように
複数のリードと複数の電極とを同時に接合する場
合にとくに大切なものとなる。又、本発明では上
記の工程のあと、除圧して接続部を常温まで下げ
ることもできる。このようにすれば作業性をさら
に向上させることができる。
上に設けられた複数の突起電極とリードフレーム
の複数のリードとをブロツク状の加圧部により加
圧しかつ加熱することによりそれぞれ同時に接着
する半導体装置の製造方法において、前記加圧部
により加圧する前に、前記リードと前記突起電極
のそれぞれの表面金属により成る接続部金属の熔
融温度より低い温度でかつ常温より高い温度で該
リード、該突起電極を予熱しておき、次に、前記
リードの先端が前記突起電極より前記中央部方向
に突出した位置関係を保つて、前記加圧部により
該リードと該突起電極とを加圧し、かつ一定時間
該熔融温度以上とし、次に加圧を維持したまま一
定時間該熔融温度以下でかつ常温よりも高い温度
に維持することを特徴とする半導体装置の製造方
法である。このように本発明では加圧部により加
圧する前に予備加熱しておくから高温加圧の状態
の時間が短かくなり、これにより作業性がよくか
つ接続部の上記不都合がなくなる。又、リードの
先端が突起電極より半導体素子表面の中央部方向
に突出した位置関係を保つようにしている。した
がつて予備加熱によりリードがその長さ方向に多
少変形したとしても突起電極との所定の接触接合
面積が確保できる。以上のことは本発明のように
複数のリードと複数の電極とを同時に接合する場
合にとくに大切なものとなる。又、本発明では上
記の工程のあと、除圧して接続部を常温まで下げ
ることもできる。このようにすれば作業性をさら
に向上させることができる。
以下に図面を参照して実施例を説明する。
実施例
第１図は、支持台２上に配置されたAu突起電
極６を有する半導体素子３と、その電極６に相対
する如く、配置された温度錫（Sn）メツキ５さ
れたリードフレームのリード４とそれらのものを
加熱圧接する加圧部（ボンデイングツール）１の
相対配置断面図である。この状態で、加圧部１
と、銅リードフレーム４と、半導体素子３を、
Au−Sn共晶合金が熔融しない温度の200℃に１
秒間保持し、次いで加圧部１を押し下げ、第２図
の状態に保持し、これと同時に加圧部１の温度
を、この加圧部に電流を流すことにより、金−錫
合金が完全に熔融する温度300℃に0.5秒保持する
と、リードフレーム４上の錫メツキ５と、半導体
素子３の金突起電極６とで金−錫合金７が出来
る。
極６を有する半導体素子３と、その電極６に相対
する如く、配置された温度錫（Sn）メツキ５さ
れたリードフレームのリード４とそれらのものを
加熱圧接する加圧部（ボンデイングツール）１の
相対配置断面図である。この状態で、加圧部１
と、銅リードフレーム４と、半導体素子３を、
Au−Sn共晶合金が熔融しない温度の200℃に１
秒間保持し、次いで加圧部１を押し下げ、第２図
の状態に保持し、これと同時に加圧部１の温度
を、この加圧部に電流を流すことにより、金−錫
合金が完全に熔融する温度300℃に0.5秒保持する
と、リードフレーム４上の錫メツキ５と、半導体
素子３の金突起電極６とで金−錫合金７が出来
る。
次いで、加圧部の温度を200℃まで1.5秒かかつ
て下げることにより、加圧したまま金−鍋合金７
は、完全に凝固し、半導体素子３とリードフレー
ム４との接続が得られ、次いで加圧部を上げるこ
とにより除圧して常温まで冷却する。
て下げることにより、加圧したまま金−鍋合金７
は、完全に凝固し、半導体素子３とリードフレー
ム４との接続が得られ、次いで加圧部を上げるこ
とにより除圧して常温まで冷却する。
第３図には、この工程の温度と時間の関係が示
してある。この冷却は同図に示すように最初の
0.5秒でほぼ200℃近くまで冷却し、この200℃近
くの状態を１秒間維持する。
してある。この冷却は同図に示すように最初の
0.5秒でほぼ200℃近くまで冷却し、この200℃近
くの状態を１秒間維持する。
第４図には、この工程で接続を完了した半導体
装置の断面図が示してある。
装置の断面図が示してある。
以上、実施例に示した如く、本発明で短時間
に、容易に且つ、安定した接続部が得られる。
に、容易に且つ、安定した接続部が得られる。
第１図は、加圧部、リードフレーム、半導体素
子、支持台の相対位置を示したそれぞれの断面図
である。第２図は、リードフレームと半導体素子
を接続中の断面図である。第３図は、加圧部の温
度上昇と時間の関係図である。第４図は、接続の
終了した半導体装置の断面図である。 １は加圧部、２は支持台、３は半導体素子、４
はリードフレーム、５はSnメツキ、６はAu突起
電極、７はAu−Sn合金である。
子、支持台の相対位置を示したそれぞれの断面図
である。第２図は、リードフレームと半導体素子
を接続中の断面図である。第３図は、加圧部の温
度上昇と時間の関係図である。第４図は、接続の
終了した半導体装置の断面図である。 １は加圧部、２は支持台、３は半導体素子、４
はリードフレーム、５はSnメツキ、６はAu突起
電極、７はAu−Sn合金である。
Claims (1)
- １ 半導体素子表面の中央部を除く部分上に設け
られた複数の突起電極とリードフレームの複数の
リードとをブロツク状の加圧部により加圧しかつ
加熱することによりそれぞれ同時に接着する半導
体装置の製造方法において、前記加圧部により加
圧する前に、前記リードと前記突起電極のそれぞ
れの表面金属により成る接続部金属の熔融温度よ
り低い温度でかつ常温より高い温度で該リード、
該突起電極および前記加圧部を予熱しておき、次
に、前記リードの先端が前記突起電極より前記中
央部方向に突出した位置関係を保つて、前記加圧
部により該リードと該突起電極とを加圧し、かつ
一定時間該熔融温度以上とし、次に加圧を維持し
たまま一定時間該熔融温度以下でかつ常温よりも
高い温度に維持することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60263373A JPS61190954A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60263373A JPS61190954A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49120505A Division JPS609343B2 (ja) | 1974-10-18 | 1974-10-18 | 電子部品製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61190954A JPS61190954A (ja) | 1986-08-25 |
| JPS6356705B2 true JPS6356705B2 (ja) | 1988-11-09 |
Family
ID=17388587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60263373A Granted JPS61190954A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190954A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208186A (en) * | 1989-02-09 | 1993-05-04 | National Semiconductor Corporation | Process for reflow bonding of bumps in IC devices |
-
1985
- 1985-11-22 JP JP60263373A patent/JPS61190954A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61190954A (ja) | 1986-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3672047A (en) | Method for bonding a conductive wire to a metal electrode | |
| KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JPS61154764A (ja) | 構造部材の金属結合の方法及び結合材料 | |
| JPS6356705B2 (ja) | ||
| JP2748870B2 (ja) | 基板接続方法 | |
| JP2851779B2 (ja) | 電子部品の実装方法 | |
| JPH0516950B2 (ja) | ||
| KR20030016427A (ko) | 전기 부품 장착을 위한 납땜 방법 | |
| JP2611716B2 (ja) | 複合リードフレームの製造方法 | |
| JPS609343B2 (ja) | 電子部品製造法 | |
| JP2812094B2 (ja) | 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法 | |
| JPH10335805A (ja) | 電子部品の実装方法 | |
| JPS6347142B2 (ja) | ||
| JPS6222278B2 (ja) | ||
| JP3827442B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0158866B2 (ja) | ||
| JPS6388833A (ja) | テ−プキヤリヤ実装テ−プ | |
| JPS6297341A (ja) | ボンディング装置及びボンディング方法 | |
| WO1991009699A1 (en) | Welding of solder frame to ceramic lid in semi-conductor packaging | |
| JP2616254B2 (ja) | 加熱用ツール | |
| JPH03270144A (ja) | 半導体装置の製造方法 | |
| JPS6390195A (ja) | はんだ付け方法 | |
| JPH0391990A (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH02180038A (ja) | フィルムキャリアのボンディング方法 |