JPS6354233B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は磁界により抵抗値が変化する磁気抵
抗素子に関し、特にオフセツト電圧を小さくしよ
うとするものである。

従来の磁気抵抗素子は第１図に示すように、磁
気抵抗効果を生ずる半導体薄膜１１の両端にオー
ミツク電極１２，１３が形成され、これら電極１
２，１３間において半導体薄膜１１上にその幅方
向に延長したオーミツク電極よりなるシヨートバ
ー１４が配列される。シヨートバー１４は半導体
薄膜１１の磁気抵抗効果を高める作用をする。電
極１２，１３の中間にオーミツク電極よりなる外
部接続用の端子電極１５が形成される。この素子
は三端子素子であり、電極１２，１５間と、電極
１３，１５間とに異つた値の磁界を加えることに
より、電極１５より、差動出力をとり出せる。従
来用いられた形式の磁気抵抗素子の問題点は強力
な磁界を加えないと、大きな低抗値変化が得られ
ず、従つて実際に使用する場合の出力が小さいと
いうことと、また磁界がゼロで出力がゼロとなら
ず、いわゆるオフセツト電圧が本質的に存在し、
差動出力のみを素子から直接とり出せないことで
ある。

このような点より差動出力型４端子磁気抵抗素
子を提案した。即ち第２図に示すように、磁気抵
抗効果を有する半導体薄膜１１がループ状に形成
され、その半導体薄膜１１上に、間隔をおいて４
つのオーミツクの電極から成る外部接続用の第
１、第２、第３、第４端子電極１６，１７，１
８，１９が配置され、その第１、第２端子電極１
６，１７間及び第３、第４端子電極１８，１９間
の各半導体薄膜１１上にオーミツク電極より成る
シヨートバー１４がそれぞれ形成されるが、第
２、第３端子電極１７，１８間及び第４、第１端
子電極１９，１６間にはシヨートバーを形成しな
い構造とされる。

この第２図に示した磁気抵抗素子において端子
電極１６，１８間に一定電圧を入力し、素子全体
に一様な磁界を加えると、電極１６，１９間及び
電極１８，１９間の各抵抗値変化にもとづく電極
１９の電位変化と、同様に電極１７の電位変化と
の差が電極１７，１９間に取出される。しかも、
磁界ゼロのときの電極１７，１９間の電位差がゼ
ロとなるように、各電極間の抵抗値を与えておく
ことにより、素子全体に一様な磁界を与えれば電
極１７，１９間から磁気抵抗効果による差動電圧
出力のみをとり出すことができる。この素子はブ
リツジ構造となつているため電極１７，１８，１
９間における変化と、電極１７，１６，１９間に
おける変化とが差動的にとり出せる。好ましい場
合としては磁界が印加されていない状態で、電極
１６，１７間と電極１６，１９間との各抵抗値を
同一にし、かつ、電極１８，１９間と、電極１
７，１８間との各抵抗値を同一にした場合、磁界
を加えないときの電極１７，１９の各電位は等し
く、磁界を加えたときは、磁気抵抗効果による差
動出力のみが電極１７，１９間に生ずる。

このようにブリツジ構造とすることによりオフ
セツト電圧を小さくすることができる。

この発明の目的は、このような差動出力型４端
子磁気抵抗素子を組合せることにより、オフセツ
ト電圧を極端に小さくし、磁界を印加したときの
差動出力に対するオフセツト電圧の比を極少にす
る磁気抵抗素子を提供することにある。

この発明によれば磁気抵抗素子段A₁，A₂……
A_o（ｎは２以上の整数）が設けられ、これら各磁
気抵抗素子段はそれぞれ磁気抵抗効果を有する半
導体薄膜がループ状に形成され、その半導体薄膜
上に間隔をおいてオーミツク電極から成る第１、
第２、第３及び第４端子電極が形成され、その第
１、第２端子電極間及び第３、第４端子電極間の
上記半導体薄膜上にはオーミツク電極より成るシ
ヨートバーが形成されるが、上記第２、第３端子
電極間、上記第１、第４端子電極間の上記半導体
薄膜上には、シヨートバーが形成されている構造
とされる。そのｉ番目の磁気抵抗素子段A_i（ｉ＝
１，２……ｎ−１）の出力電極である第２端子電
極が、ｉ＋１番目の磁気抵抗素子段A_i+1の入力電
極である第１端子電極と接続され、素子段A_iのも
う一方の出力電極である第４端子電極が、ｉ＋１
番目の素子段A_i+1のもう一方の入力電極である第
３端子電極と接続される。

第３図はこの発明による磁気抵抗素子の一例を
示し、ｎ＝２の場合の素子である。磁気抵抗素子
段A₁の入力電極１６及び１８は素子の入力端子
２１，２２にそれぞれ接続され、素子段A₁の出
力電極１７，１９はそれぞれ磁気抵抗素子段A₂
の入力電極１６，１８に接続されている。素子段
A₂の出力電極１７及び１９は素子の出力端子２
３，２４にそれぞれ接続される。

このようなこの発明の磁気抵抗素子を動作させ
るには、入力電圧を素子段A₁の入力電極１６及
び１８間に加える。このとき、素子段A₁の出力
電極１７，１９間には微小なオフセツト電圧V_u
が生ずる。２番目の素子段A₂に対する入力電圧
は、１番目の素子段A₁のオフセツト電圧のみで
あり、従つてこの電圧は小さいため、素子段A₂
の入力電圧はほとんど零である。よつて出力端子
２３，２４間の電位差は実質的には現われず、オ
フセツト電圧がほとんど生じない。

即ち、素子段A₂の電極１７，１９間には、そ
の素子段A₂の磁界が印加されないときの入力電
圧である前段の素子段A₁のオフセツト電圧分に
対応したオフセツト電圧のみしか現われない。こ
れは極めて小さなものになる。

一方、この発明の素子に、上記の状況で外部か
ら磁界を印加すると、１番目の素子段A₁の出力
電極１７及び１９間には、磁気抵抗効果による差
動電圧が生ずる。２番目の素子段A₂の入力電極
１６，１８間に、素子段A₁の電極１７，１９間
に生じた差動電圧が入力電圧として印加される。
素子段A₂も磁気抵抗効果を生じ、その素子の電
極１７，１９間に差動電圧を生じ、これがこの素
子の出力電圧となる。

このようにこの発明素子では、入力電圧が印加
されたとしても、印加磁界が零の場合は２番目の
素子段A₂に対する入力電圧は１番目の素子段A₁
の微小なオフセツト電圧のみであつて、実質的に
磁界を印加しない限り、２番目の素子段A₂には
電圧入力がなく、従つて最終出力端子２３，２４
間に電圧は生じない。このため、この発明の磁気
抵抗素子はオフセツト電圧、即ち磁界零のときの
出力端子間の電位差がほとんど生じない。

この種の素子でいつも問題となるオフセツト電
圧がこの発明素子ではないので、この発明素子の
出力信号の質は極めて高く、Ｓ／Ｎが改善され
る。

第４図はｎ＝３の場合のこの発明の素子を示
し、第５図は更に多段とした場合の例を示し、こ
れらの図において第３図と対応する部分には同一
符号を付けてある。ｎを多くする程、出力電圧に
対するオフセツト電圧の比が小さくなる効果が増
す。

多素子段において磁界を印加しない時の電極１
６，１７間、１７，１８間、１８，１９間、１
９，１６間の各抵抗値をそれぞれR₆₇，R₇₈，
R₈₉，R₉₆とする時、 R₉₆／R₈₉＝R₆₇／R₇₈ とすることが好ましい。

この発明の磁気抵抗素子の構成にあたつて、各
素子段A₁A₂……A_oを構成する差動型４端子磁気
抵抗素子のパターンとしては第２図に示した基本
形状に限らず、第６図Ａ〜Ｆに示す構造としても
よい。

磁気抵抗素子段A₁A₂……A_oは共通基板上に形
成され、各素子段間の相互接続は基板上で直接電
極を接して、又は共通にして、もしくは金属薄膜
を配して接続すればよい。或いは各素子段の電極
間をワイヤー等で基板外で接続してもよい。各素
子段を各別の基板に形成し、その基板を電気的に
絶縁して順次積層し、かつ各素子段を相互に接続
してもよい。

この発明の磁気抵抗素子の半導体薄膜１１、即
ち感磁部を構成する材料としては、化合物半導体
が用いられ、特にInSb，In_xGa_ySb_z（ｘ＋ｙ＋ｚ
＝２），GaAs，InAs，InP等が好ましく、更にこ
れらの材料で移動度が高いほど好ましい。シヨー
トバー１４は上記の感磁部半導体薄膜１１とオー
ミツク接触をする金属より構成される。シヨート
バー１４は一種類の金属、合金又は二層、三層の
金属より構成されてもよく、これらの適当な組合
せも用いられる。

外部接続用の端子電極１６〜１９は、感磁部半
導体薄膜１１とオーミツク接触をする金属より構
成され、シヨートバー１４と同一の構成のもので
ももちろんよい。しかし、端子電極は通常素子の
リード付けのとき行なわれているリード線を接続
するための工夫が更に加えられる場合もある。そ
のためには通常は、ハンダが表面に付き易い金属
層とハンダが付けられたり、又、ワイヤボンデイ
ング金属層が表面に形成される。図に示してない
が、リード線等の外部引き出し線が端子電極に付
けられたあと、保護のために半導体素子で通常行
なわれるパツケージとして樹脂によるモールドが
行なわれたり、金属によるメタルパツケージが行
なわれる。

次に、この発明素子の製作方法を実施例によつ
て説明するが、この発明はこれら実施例の場合の
みに限定されるものではない。

実施例 表面が平滑なマイカ基板上に、厚さ0.95μｍ、
電子移動度29000cm／Ｖ secのInSb薄膜を真空
蒸着により形成した。次にこのInSb薄膜の表面
に、日本ベルノツクス社製エポキシ樹脂、ME―
264を塗布し、厚さ0.3mm、一辺が37mmの正方形を
したNi―Zn系のフエライト基板上に接着した。
ついで、マイカを除去した。

次に、コダツク社製マイクロフオトレジスト
752を使用し、通常行なわれている方法で、InSb
薄膜の表面にフオトレジスト被膜を形成した。次
に、室町化学製の無電解メツキ液MK―400を使
用し、液温28℃、30分間無電解メツキを行い銅を
厚さ1.0μ所要の部分のみに付着させオーミツク接
触電極用の金属層を形成した。

次に、無電解メツキ液をかえて、更に銅の厚付
けを行うため、シツプし一社の無電解メツキ液
CP―802を用い、液温50℃で30分間メツキを行
い、更に2.0μの銅を付着せしめた。こうして、二
段のパターンメツキ法の工程を終えたあと、上記
のメツキ用のフオトレジストをトリクレンで除去
した。

次に、上記のフオトレジストを再度用い、フオ
トリソグラフイーの手法により不要なInSb及び
一部の不要な銅を塩化第２鉄の塩酸々性水溶液で
エツチング除去し、第４図に示したこの発明素子
の感磁部半導体薄膜１１及び電極１６〜１９を形
成した。その後上記のフオトレジストを使用し、
フオトリソグラフイの手法により、この発明素子
の電極のみを残して、その他の部分にレジストの
被膜を形成したのち、溶融ハンダ槽につけること
により、電極のみにハンダをつけた。ついで、上
記レジストを除去し、素子を一辺が37mm角のフエ
ライトウエーハー上に約150個形成した。

次に、このウエーハーをダイシングカツターに
かけ、1.8mm×3.6mmの方形素子チツプに切断し
た。こうしてこの方形素子チツプ上に、第４図に
示したこの発明素子が形成される。次に、素子段
A₁の電極１６，１８、素子段A₂の電極１７，１
９のおのおのに４本のリード線２１，２２，２
３，２４を入出力端子としてハンダ付けし、更に
第４図に示したように素子段A₁及び素子段A₂の
電極を相互にワイヤ接続した。次に大きさが5.5
mm×2.8mmで高さ1.5mmの大きさで型注入法によ
り、日本ベルノツクス社製のモールド用エポキシ
樹脂、ME―264でモールドし、第４図に示した
この発明の磁気抵抗素子を製作した。

こうして製作したこの発明素子の特性は次の如
くであつた。

リード線２１，２２間に5Vの電圧を印加した
とき、リード線２３，２４間に発生するオフセツ
ト電位差は0.02mVであり、実質的にゼロに近い
値であつた。素子全体に5KGの磁束密度の磁界
を印加したとき、リード線２３，２４間の電位差
（出力電圧）は230mVとなつた。このようにこの
発明の素子は実質的なオフセツト電圧、即ち磁界
を印加しないときの出力端子２３，２４間の電位
差は著しく小さく0.5mV以下におさえられた。従
つて実用上極めて有用性大なる磁気抵抗素子であ
る。

【図面の簡単な説明】

第１図は従来の３端子磁気抵抗効果素子を示す
図、第２図は改良された４端子磁気抵抗素子を示
す図、第３図はこの発明による磁気抵抗素子を示
し、ｎ＝２の場合の図、第４図及び第５図はそれ
ぞれｎ＝３、及び一般の場合のこの発明の磁気抵
抗素子を示す図、第６図は磁気抵抗素子段の各種
例を示す図である。 １１：半導体薄膜、１４：シヨートバー、１６
〜１９：端子電極、２１〜２４：端子、A₁〜
A_o：磁気抵抗素子段。

Claims (1)

1. 【特許請求の範囲】 １ ｎ個（ｎ≧２の整数）の４端子磁気抵抗素子
   段A₁A₂……A_oが設けられ、これら磁気抵抗素子
   段A₁A₂……A_oはそれぞれループ状に形成された
   磁気抵抗効果を有する半導体薄膜上に間隔をおい
   てオーミツク電極から成る第１、第２、第３及び
   第４端子電極が形成され、その第１、第２端子電
   極間及び第３、第４端子電極間の上記半導体薄膜
   上にオーミツク電極より成るシヨートバーがそれ
   ぞれ形成され、上記第２、第３端子電極間、上記
   第１、第４端子電極間の上記半導体薄膜上にはシ
   ヨートバーが形成されていない４端子磁気抵抗素
   子を構成し、そのｉ（ｉ＝１，２……ｎ−１）番
   目の磁気抵抗素子段A_iの出力電極である第２端子
   電極は、ｉ＋１番目の磁気抵抗素子段A_i+1の入力
   電極である第１端子電極と接続され、磁気抵抗素
   子段A_iのもう一方の出力電極である第４端子電極
   はｉ＋１番目の磁気抵抗素子段A_i+1のもう一方の
   入力電極である第３端子電極と接続されている磁
   気抵抗素子。 ２ 上記磁気抵抗素子段A₁……A_oは同一基板に
   形成され、その各素子段間の接続は基板上で行わ
   れている特許請求の範囲第１項記載の磁気抵抗素
   子。 ３ 上記磁気抵抗素子段A₁，……，A_oは同一基
   板上に形成され、各素子間の接続は基板外部で行
   われている特許請求の範囲第１項記載の磁気抵抗
   素子。 ４ 磁気抵抗素子A₁，……，A_oはそれぞれ各別
   の基板上に形成され、これら基板は順次互いに絶
   縁されて積層されている特許請求の範囲第１項記
   載の磁気抵抗素子。