JPS6348021A - 光受信回路 - Google Patents
光受信回路Info
- Publication number
- JPS6348021A JPS6348021A JP61190641A JP19064186A JPS6348021A JP S6348021 A JPS6348021 A JP S6348021A JP 61190641 A JP61190641 A JP 61190641A JP 19064186 A JP19064186 A JP 19064186A JP S6348021 A JPS6348021 A JP S6348021A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- converter
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 19
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光受信回路に関し、特にＣＰＵによシ制御を行
うＡＧＣ回路に関するものである。
うＡＧＣ回路に関するものである。
従来の光受信回路は、第３図に示すように、受光素子１
の出力を前置増幅回路２とＡＧＣ回路３とで増幅し、
ＡＧＣ回路３の出力振幅をピーク検出回路５で検出し、
ピーク検出回路５の出力をＡＧＣ帰還回路１３で処理し
、 ＡＧＣ帰還回路１３の出力により、 ＡＧＣ回路３
の利得を制御すると同時に、ピーク検出回路５の出力を
ＨＶ帰還回路１４で処理し、ＨＶ帰還回路１４の出力に
より、ＨＶ回路１０の出力すなわち、受光素子１の印加
電圧を制御することでＡＧＣ回路３の出力振幅を一定と
し。
の出力を前置増幅回路２とＡＧＣ回路３とで増幅し、
ＡＧＣ回路３の出力振幅をピーク検出回路５で検出し、
ピーク検出回路５の出力をＡＧＣ帰還回路１３で処理し
、 ＡＧＣ帰還回路１３の出力により、 ＡＧＣ回路３
の利得を制御すると同時に、ピーク検出回路５の出力を
ＨＶ帰還回路１４で処理し、ＨＶ帰還回路１４の出力に
より、ＨＶ回路１０の出力すなわち、受光素子１の印加
電圧を制御することでＡＧＣ回路３の出力振幅を一定と
し。
ＡＧＣ回路３の出力を識別回路４に外部よりしきい値等
の制御を加えることによシ、識別再成する構成になって
いた。
の制御を加えることによシ、識別再成する構成になって
いた。
上述した従来の光受信回路は、外部から遠隔制御を行う
ことが、困難であるとｈう欠点がある。
ことが、困難であるとｈう欠点がある。
本発明によれば光信号を電気信号に変換する受光素子と
、該受光素子に印加電圧を供給するＨ、Ｖ回路と、前記
受光素子の出力を増幅する前置増幅回路と、該前置増幅
回路からの出力を増幅するＡＧＣ回路と、該ＡＧＣ回路
の出力を識別再生する識別回路と、前記ＡＧＣ回路の出
力振幅を検出するピーク検出回路と、該ピーク検出回路
の出力をディジタル信号に変換するＡ／′Ｄ変換器と、
前記識別回路の出力誤りを検出する誤り検出回路と、該
誤り検出回路の出力と前記の変換器の出力とを受け。
、該受光素子に印加電圧を供給するＨ、Ｖ回路と、前記
受光素子の出力を増幅する前置増幅回路と、該前置増幅
回路からの出力を増幅するＡＧＣ回路と、該ＡＧＣ回路
の出力を識別再生する識別回路と、前記ＡＧＣ回路の出
力振幅を検出するピーク検出回路と、該ピーク検出回路
の出力をディジタル信号に変換するＡ／′Ｄ変換器と、
前記識別回路の出力誤りを検出する誤り検出回路と、該
誤り検出回路の出力と前記の変換器の出力とを受け。
前記ＡＧＣ回路の利得制御を行うための第１のディジタ
ル出力信号と、前記受光素子の印加電圧を供給する前記
Ｈ，Ｖ回路の制御を行うための第２のディジタル出力信
号と、前記識別回路のしきい値の制御を行うための第３
のディジタル出力信号とを出力し、外部からの制御信号
を受け、前記第１゜第２及び第３のディジタル出力信号
のうち少なくとも１つを制御するＣＰＵと、前記第１の
ディジタル出力信号を第１のアナログ信号に変換し、前
記ＡＧＣ回路に送出する第１のＤ／Ａ変換器と、前記第
２のディジタル出力信号を第２のアナログ信号に変換し
、前記Ｈ，Ｖ回路に送出する第２のＤ／Ａ変換器と、前
記第３のディジタル出力信号を第３のアナログ信号に変
換し、前記識別回路に送出する第３のＤ／Ａ変換器とを
有することを特徴とする光受信回路が得られる。
ル出力信号と、前記受光素子の印加電圧を供給する前記
Ｈ，Ｖ回路の制御を行うための第２のディジタル出力信
号と、前記識別回路のしきい値の制御を行うための第３
のディジタル出力信号とを出力し、外部からの制御信号
を受け、前記第１゜第２及び第３のディジタル出力信号
のうち少なくとも１つを制御するＣＰＵと、前記第１の
ディジタル出力信号を第１のアナログ信号に変換し、前
記ＡＧＣ回路に送出する第１のＤ／Ａ変換器と、前記第
２のディジタル出力信号を第２のアナログ信号に変換し
、前記Ｈ，Ｖ回路に送出する第２のＤ／Ａ変換器と、前
記第３のディジタル出力信号を第３のアナログ信号に変
換し、前記識別回路に送出する第３のＤ／Ａ変換器とを
有することを特徴とする光受信回路が得られる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
光信号を電気信号に変換する受光素子１の出力を前置増
幅回路２とＡＧＣ回路３とで増幅し、 ＡＧＣ回路３の
出力振幅をピーク検出回路５で検出し、その出力をＡ／
Ｄ変換器６でディジタル信号に変換した信号と、識別回
路４の出力の誤シを検出する誤り検出回路２３の出力信
号とをＣＰＵ ７に入力する。
幅回路２とＡＧＣ回路３とで増幅し、 ＡＧＣ回路３の
出力振幅をピーク検出回路５で検出し、その出力をＡ／
Ｄ変換器６でディジタル信号に変換した信号と、識別回
路４の出力の誤シを検出する誤り検出回路２３の出力信
号とをＣＰＵ ７に入力する。
ＣＰＵ ７で処理された第１の出力は、第１のＤ／Ａ変
換器８でアナログ信号に変換されて、 ＡＧＣ回路３の
利得を制御する。ＣＰＵ ７の第２の出力は、第２のＤ
／Ａ変換器９でアナログ信号に変換され、受光素子１の
印加電圧を出力するＨ、Ｖ回路１０の出力を制御して、
ＡＧＣ回路３の出力振幅を一定に保つ。ＣＰＵ ７の
第３の出力は、第３の１変換器１１でアナログ信号に変
換され、しきい値等の信号として、識別回路４で、 Ａ
ＧＣ回路３の出力を識別再成する。又、 ＣＰＵ ７に
は外部制御端子２５が設けられておシ、外部からＡＧＣ
帰還系、Ｈ，Ｖ帰還系、識別回路のしきＡ値等の各種・
ぐラメータを制御できるようになって贋る。
換器８でアナログ信号に変換されて、 ＡＧＣ回路３の
利得を制御する。ＣＰＵ ７の第２の出力は、第２のＤ
／Ａ変換器９でアナログ信号に変換され、受光素子１の
印加電圧を出力するＨ、Ｖ回路１０の出力を制御して、
ＡＧＣ回路３の出力振幅を一定に保つ。ＣＰＵ ７の
第３の出力は、第３の１変換器１１でアナログ信号に変
換され、しきい値等の信号として、識別回路４で、 Ａ
ＧＣ回路３の出力を識別再成する。又、 ＣＰＵ ７に
は外部制御端子２５が設けられておシ、外部からＡＧＣ
帰還系、Ｈ，Ｖ帰還系、識別回路のしきＡ値等の各種・
ぐラメータを制御できるようになって贋る。
第２図は本発明の光受信回路を中継器の一部として用贋
たとき伝送路のブロック図である。送信側１５から送ら
れてくる信号は、第１の中継器１６、第２の中継器１７
．第Ｎの中継器１８を介して受信側１９へ送られる。各
中継器１６〜１８からは、光受信回路の外部制御端子２
０〜２２が取り出されておシ、伝送路の障害時に各中継
器内の光受信回路の各々に外部から制御信号を加えて。
たとき伝送路のブロック図である。送信側１５から送ら
れてくる信号は、第１の中継器１６、第２の中継器１７
．第Ｎの中継器１８を介して受信側１９へ送られる。各
中継器１６〜１８からは、光受信回路の外部制御端子２
０〜２２が取り出されておシ、伝送路の障害時に各中継
器内の光受信回路の各々に外部から制御信号を加えて。
光受信回路内の各種・ぐラメータを変化させ、各々の状
態を監視することによシ、障害発生箇所を検出すること
が可能となる。
態を監視することによシ、障害発生箇所を検出すること
が可能となる。
以上説明したように本発明は、外部制御端子をもつＣＰ
Ｕを用Ａて光受信回路の制御を行うことによシ、外部か
らの遠隔制御が可能となり伝送路上で中継器として使用
したときには、障害発生箇所の発見にも効果を有する。
Ｕを用Ａて光受信回路の制御を行うことによシ、外部か
らの遠隔制御が可能となり伝送路上で中継器として使用
したときには、障害発生箇所の発見にも効果を有する。
第１図は本発明の光受信転路のブロンク図、第２図は２
本発明の光受信回路を中継器の一部として使用した伝送
路のブロック図、第３図は従来の光受信回路のブロック
図である。 １・・・受光素子、２・・・前置増幅回路、３・・・Ａ
ＧＧ回路、４・・・識別回路、５・・・ピーク検出回路
、６・・・Ａ／ｌ）変換器、７・・・ＣＰＵ 、 ８・
・・第１の１変換器。 ９・・・第２のＤ／Ａ変換器、１０・・・Ｎ、Ｖ回路、
１１・・・第３のＤ／Ａ変換器、１２・・・光受信回路
の出力端子、１３・・・ＡＧＣ帰還回路、１４・・・Ｈ
，Ｖ帰還回路。 １５・・・送信側装置、１６・・・第１の中継器、１７
・・・第２の中継器、１８・・・第Ｎ番目の中継器、１
９・・・受信側装置、２０・・・第１の中継器の外部制
御端子。 ２１・・・第２の中継器の外部制御端子、２２・・・第
Ｎ番目の中継器の外部制御端子、２３・・・誤り検出回
路。
本発明の光受信回路を中継器の一部として使用した伝送
路のブロック図、第３図は従来の光受信回路のブロック
図である。 １・・・受光素子、２・・・前置増幅回路、３・・・Ａ
ＧＧ回路、４・・・識別回路、５・・・ピーク検出回路
、６・・・Ａ／ｌ）変換器、７・・・ＣＰＵ 、 ８・
・・第１の１変換器。 ９・・・第２のＤ／Ａ変換器、１０・・・Ｎ、Ｖ回路、
１１・・・第３のＤ／Ａ変換器、１２・・・光受信回路
の出力端子、１３・・・ＡＧＣ帰還回路、１４・・・Ｈ
，Ｖ帰還回路。 １５・・・送信側装置、１６・・・第１の中継器、１７
・・・第２の中継器、１８・・・第Ｎ番目の中継器、１
９・・・受信側装置、２０・・・第１の中継器の外部制
御端子。 ２１・・・第２の中継器の外部制御端子、２２・・・第
Ｎ番目の中継器の外部制御端子、２３・・・誤り検出回
路。
Claims (1)
- １、光信号を電気信号に変換する受光素子と、該受光素
子に印加電圧る供給するＨ、Ｖ回路と、前記受光素子の
出力を増幅する前置増幅回路と、該前置増幅回路からの
出力を増幅するＡＧＣ回路と、該ＡＧＣ回路の出力を識
別再生する識別回路と、前記ＡＧＣ回路の出力振幅を検
出するピーク検出回路と、該ピーク検出回路の出力をデ
ィジタル信号に変換するＡ／Ｄ変換器と、前記識別回路
の出力誤りを検出する誤り検出回路と、該誤り検出回路
の出力と前記Ａ／Ｄ変換器の出力とを受け、前記ＡＧＣ
回路の利得制御を行うための第１のディジタル出力信号
と、前記受光素子の印加電圧を供給する前記Ｈ、Ｖ回路
の制御を行うための第２のディジタル出力信号と、前記
識別回路のしきい値の制御を行うための第３のディジタ
ル出力信号とを出力し、外部からの制御信号を受け、前
記第１、第２及び第３のディジタル出力信号のうち少な
くとも１つを制御するＣＰＵと、前記第１のディジタル
出力信号を第１のアナログ信号に変換し、前記ＡＧＣ回
路に送出する第１のＤ／Ａ変換器と、前記第２のディジ
タル出力信号を第２のアナログ信号に変換し、前記Ｈ、
Ｖ回路に送出する第２のＤ／Ａ変換器と、前記第３のデ
ィジタル出力信号を第３のアナログ信号に変換し、前記
識別回路に送出する第３のＤ／Ａ変換器とを有すること
を特徴とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190641A JPS6348021A (ja) | 1986-08-15 | 1986-08-15 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190641A JPS6348021A (ja) | 1986-08-15 | 1986-08-15 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348021A true JPS6348021A (ja) | 1988-02-29 |
| JPH0530332B2 JPH0530332B2 (ja) | 1993-05-07 |
Family
ID=16261450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190641A Granted JPS6348021A (ja) | 1986-08-15 | 1986-08-15 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348021A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138476A (en) * | 1989-03-28 | 1992-08-11 | Nec Corporation | Polarization deversity heterodyne receiver of a baseband combining type in which i.e. signals are adjusted by negative feedback from a device output signal |
| US5396059A (en) * | 1992-07-20 | 1995-03-07 | At&T Corp. | Digital processor-controlled arrangement for monitoring and modifying system operating parameters |
-
1986
- 1986-08-15 JP JP61190641A patent/JPS6348021A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138476A (en) * | 1989-03-28 | 1992-08-11 | Nec Corporation | Polarization deversity heterodyne receiver of a baseband combining type in which i.e. signals are adjusted by negative feedback from a device output signal |
| US5396059A (en) * | 1992-07-20 | 1995-03-07 | At&T Corp. | Digital processor-controlled arrangement for monitoring and modifying system operating parameters |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530332B2 (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6354836A (ja) | 光変調回路 | |
| US20050200421A1 (en) | Transimpedance amplifier with differential peak detector | |
| JP2007129655A (ja) | 光受信器 | |
| KR101572492B1 (ko) | 적외선 수신기 회로 | |
| JPS6348021A (ja) | 光受信回路 | |
| JPS5873251A (ja) | 光受信回路 | |
| JP2713126B2 (ja) | 光受信装置 | |
| JPH07322365A (ja) | 赤外線リモートコントロールシステム | |
| JPH01149558A (ja) | 光伝送データ受信回路 | |
| KR19990026445A (ko) | 원격제어용 수신장치 | |
| JPS6014558B2 (ja) | 有線テレビジヨン用警報信号発生装置 | |
| JPH02137550A (ja) | 受信系最適化方式 | |
| JPS591019B2 (ja) | 光通信方式 | |
| JP2508980B2 (ja) | 光送信回路 | |
| KR200321756Y1 (ko) | 시간차를 이용한 시분할이중 방식의 무선신호 증폭장치 | |
| JPH06152535A (ja) | 光送受信回路 | |
| JPS6310832A (ja) | リモ−トコントロ−ル信号受信装置 | |
| JPH0352424A (ja) | 自動利得制御回路 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| JPH0520713B2 (ja) | ||
| JPH0322745B2 (ja) | ||
| JPH01126855A (ja) | 伝送路監視方法 | |
| JPH05189687A (ja) | 冗長機能を有する発信器 | |
| JPH09200140A (ja) | 光受信装置 | |
| JPH0360250A (ja) | 光受信方法および装置 |