JPH0530332B2 - - Google Patents
Info
- Publication number
- JPH0530332B2 JPH0530332B2 JP61190641A JP19064186A JPH0530332B2 JP H0530332 B2 JPH0530332 B2 JP H0530332B2 JP 61190641 A JP61190641 A JP 61190641A JP 19064186 A JP19064186 A JP 19064186A JP H0530332 B2 JPH0530332 B2 JP H0530332B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- converter
- converts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000003287 optical effect Effects 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光受信回路に関し、特にCPUにより
制御を行うAGC回路に関するものである。
制御を行うAGC回路に関するものである。
従来の光受信回路は、第３図に示すように、受
光素子１の出力を前置増幅回路２とAGC回路３
とで増幅し、AGC回路３の出力振幅をピーク検
出回路５で検出し、ピーク検出回路５の出力を
AGC帰還回路１３で処理し、AGC帰還回路１３
の出力により、AGC回路３の利得を制御すると
同時に、ピーク検出回路５の出力をHV帰還回路
１４で処理し、HV帰還回路１４の出力により、
HV回路１０の出力すなわち、受光素子１の印加
電圧を制御することでAGC回路３の出力振幅を
一定とし、AGC回路３の出力を識別回路４に外
部よりしきい値等の制御を加えることにより、識
別再生する構成になつていた。
光素子１の出力を前置増幅回路２とAGC回路３
とで増幅し、AGC回路３の出力振幅をピーク検
出回路５で検出し、ピーク検出回路５の出力を
AGC帰還回路１３で処理し、AGC帰還回路１３
の出力により、AGC回路３の利得を制御すると
同時に、ピーク検出回路５の出力をHV帰還回路
１４で処理し、HV帰還回路１４の出力により、
HV回路１０の出力すなわち、受光素子１の印加
電圧を制御することでAGC回路３の出力振幅を
一定とし、AGC回路３の出力を識別回路４に外
部よりしきい値等の制御を加えることにより、識
別再生する構成になつていた。
上述した従来の光受信回路は、外部から遠隔制
御を行うことが、困難であるという欠点がある。
御を行うことが、困難であるという欠点がある。
本発明によれば光信号を電気信号に変換する受
光素子と、該受光素子に印加電圧を供給するＨ、
Ｖ回路と、前記受光素子の出力を増幅する前置増
幅回路と、該前置増幅回路からの出力を増幅する
AGC回路と、該AGC回路の出力を識別再生する
識別回路と、前記AGC回路の出力振幅を検出す
るピーク検出回路と、該ピーク検出回路の出力を
デイジタル信号に変換するＡ／Ｄ変換器と、前記
識別回路の出力誤りを検出する誤り検出回路と、
該誤り検出回路の出力と前記Ａ／Ｄ変換器の出力
とを受け、前記AGC回路の利得制御を行うため
の第１のデイジタル出力信号と、前記受光素子の
印加電圧を供給する前記Ｈ、Ｖ回路の制御を行う
ための第２のデイジタル出力信号と、前記識別回
路のしきい値の制御を行うための第３のデイジタ
ル出力信号とを出力し、外部からの制御信号を受
け、前記第１、第２及び第３のデイジタル出力信
号のうち少なくとも１つを制御するCPUと、前
記第１のデイジタル出力信号を第１のアナログ信
号に変換し、前記AGC回路に送出する第１の
Ｄ／Ａ変換器と、前記第２のデイジタル出力信号
を第２のアナログ信号に変換し、前記Ｈ、Ｖ回路
に送出する第２のＤ／Ａ変換器と、前記第３のデ
イジタル出力信号を第３のアナログ信号に変換
し、前記識別回路に送出する第３のＤ／Ａ変換器
とを有することを特徴とする光受信回路が得られ
る。
光素子と、該受光素子に印加電圧を供給するＨ、
Ｖ回路と、前記受光素子の出力を増幅する前置増
幅回路と、該前置増幅回路からの出力を増幅する
AGC回路と、該AGC回路の出力を識別再生する
識別回路と、前記AGC回路の出力振幅を検出す
るピーク検出回路と、該ピーク検出回路の出力を
デイジタル信号に変換するＡ／Ｄ変換器と、前記
識別回路の出力誤りを検出する誤り検出回路と、
該誤り検出回路の出力と前記Ａ／Ｄ変換器の出力
とを受け、前記AGC回路の利得制御を行うため
の第１のデイジタル出力信号と、前記受光素子の
印加電圧を供給する前記Ｈ、Ｖ回路の制御を行う
ための第２のデイジタル出力信号と、前記識別回
路のしきい値の制御を行うための第３のデイジタ
ル出力信号とを出力し、外部からの制御信号を受
け、前記第１、第２及び第３のデイジタル出力信
号のうち少なくとも１つを制御するCPUと、前
記第１のデイジタル出力信号を第１のアナログ信
号に変換し、前記AGC回路に送出する第１の
Ｄ／Ａ変換器と、前記第２のデイジタル出力信号
を第２のアナログ信号に変換し、前記Ｈ、Ｖ回路
に送出する第２のＤ／Ａ変換器と、前記第３のデ
イジタル出力信号を第３のアナログ信号に変換
し、前記識別回路に送出する第３のＤ／Ａ変換器
とを有することを特徴とする光受信回路が得られ
る。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロツク図である。
光信号を電気信号に変換する受光素子１の出力を
前置増幅回路２とAGC回路３とで増幅し、AGC
回路３の出力振幅をピーク検出回路５で検出し、
その出力をＡ／Ｄ変換器６でデイジタル信号に変
換した信号と、識別回路４の出力の誤りを検出す
る誤り検出回路２３の出力信号とをCPU７に入
力する。
第１図は本発明の一実施例のブロツク図である。
光信号を電気信号に変換する受光素子１の出力を
前置増幅回路２とAGC回路３とで増幅し、AGC
回路３の出力振幅をピーク検出回路５で検出し、
その出力をＡ／Ｄ変換器６でデイジタル信号に変
換した信号と、識別回路４の出力の誤りを検出す
る誤り検出回路２３の出力信号とをCPU７に入
力する。
CPU７で処理された第１の出力は、第１の
Ｄ／Ａ変換器８でアナログ信号に変換されて、
AGC回路３の利得を制御する。CPU７の第２の
出力は、第３のＤ／Ａ変換器９でアナログ信号に
変換され、受光素子１の印加電圧を出力するＨ、
Ｖ回路１０の出力を制御して、AGC回路３の出
力振幅を一定に保つ。CPU７の第３の出力は、
第３のＤ／Ａ変換器１１でアナログ信号に変換さ
れ、しきい値等の信号として、識別回路４で、
AGC回路３の出力を識別再成する。又、CPU７
には外部制御端子２５が設けられており、外部か
らAGC帰還系、Ｈ、Ｖ帰還系、識別回路のしき
い値等の各種パラメータを制御できるようになつ
ている。
Ｄ／Ａ変換器８でアナログ信号に変換されて、
AGC回路３の利得を制御する。CPU７の第２の
出力は、第３のＤ／Ａ変換器９でアナログ信号に
変換され、受光素子１の印加電圧を出力するＨ、
Ｖ回路１０の出力を制御して、AGC回路３の出
力振幅を一定に保つ。CPU７の第３の出力は、
第３のＤ／Ａ変換器１１でアナログ信号に変換さ
れ、しきい値等の信号として、識別回路４で、
AGC回路３の出力を識別再成する。又、CPU７
には外部制御端子２５が設けられており、外部か
らAGC帰還系、Ｈ、Ｖ帰還系、識別回路のしき
い値等の各種パラメータを制御できるようになつ
ている。
第２図は本発明の光受信回路を中継器の一部と
して用いたとき伝送路のブロツク図である。送信
側１５から送られてくる信号は、第１の中継器１
６、第２の中継器１７、第Ｎの中継器１８を介し
て受信側１９へ送られる。各中継器１６〜１８か
らは、光受信回路の外部制御端子２０〜２２が取
り出されており、伝送路の障害時に各中継器内の
光受信回路の各々に外部から制御信号を加えて、
光受信回路内の各種パラメータを変化させ、各々
の状態を監視することにより、障害発生箇所を検
出することが可能となる。
して用いたとき伝送路のブロツク図である。送信
側１５から送られてくる信号は、第１の中継器１
６、第２の中継器１７、第Ｎの中継器１８を介し
て受信側１９へ送られる。各中継器１６〜１８か
らは、光受信回路の外部制御端子２０〜２２が取
り出されており、伝送路の障害時に各中継器内の
光受信回路の各々に外部から制御信号を加えて、
光受信回路内の各種パラメータを変化させ、各々
の状態を監視することにより、障害発生箇所を検
出することが可能となる。
以上説明したように本発明は、外部制御端子を
もつCPUを用いて光受信回路の制御を行うこと
により、外部からの遠隔制御が可能となり伝送路
上で中継器として使用したときには、障害発生箇
所の発見にも効果を有する。
もつCPUを用いて光受信回路の制御を行うこと
により、外部からの遠隔制御が可能となり伝送路
上で中継器として使用したときには、障害発生箇
所の発見にも効果を有する。
第１図は本発明の光受信転路のブロツク図、第
２図は、本発明の光受信回路を中継器の一部とし
て使用した伝送路のブロツク図、第３図は従来の
光受信回路のブロツク図である。 １……受光素子、２……前置増幅回路、３……
AGC回路、４……識別回路、５……ピーク検出
回路、６……Ａ／Ｄ変換器、７……CPU、８…
…第１のＤ／Ａ変換器、９……第２のＤ／Ａ変換
器、１０……Ｎ、Ｖ回路、１１……第３のＤ／Ａ
変換器、１２……光受信回路の出力端子、１３…
…AGC帰還回路、１４……Ｈ、Ｖ帰還回路、１
５……送信側装置、１６……第１の中継器、１７
……第２の中継器、１８……第Ｎ番目の中継器、
１９……受信側装置、２０……第１の中継器の外
部制御端子、２１……第２の中継器の外部制御端
子、２２……第Ｎ番目の中継器の外部制御端子、
２３……誤り検出回路。
２図は、本発明の光受信回路を中継器の一部とし
て使用した伝送路のブロツク図、第３図は従来の
光受信回路のブロツク図である。 １……受光素子、２……前置増幅回路、３……
AGC回路、４……識別回路、５……ピーク検出
回路、６……Ａ／Ｄ変換器、７……CPU、８…
…第１のＤ／Ａ変換器、９……第２のＤ／Ａ変換
器、１０……Ｎ、Ｖ回路、１１……第３のＤ／Ａ
変換器、１２……光受信回路の出力端子、１３…
…AGC帰還回路、１４……Ｈ、Ｖ帰還回路、１
５……送信側装置、１６……第１の中継器、１７
……第２の中継器、１８……第Ｎ番目の中継器、
１９……受信側装置、２０……第１の中継器の外
部制御端子、２１……第２の中継器の外部制御端
子、２２……第Ｎ番目の中継器の外部制御端子、
２３……誤り検出回路。
Claims (1)
- １ 光信号を電気信号に変換する受光素子と、該
受光素子に印加電圧る供給するＨ、Ｖ回路と、前
記受光素子の出力を増幅する前置増幅回路と、該
前置増幅回路からの出力を増幅するAGC回路と、
該AGC回路の出力を識別再生する識別回路と、
前記AGC回路の出力振幅を検出するピーク検出
回路と、該ピーク検出回路の出力をデイジタル信
号に変換するＡ／Ｄ変換器と、前記識別回路の出
力誤りを検出する誤り検出回路と、該誤り検出回
路の出力と前記Ａ／Ｄ変換器の出力とを受け、前
記AGC回路の利得制御を行うための第１のデイ
ジタル出力信号と、前記受光素子の印加電圧を供
給する前記Ｈ，Ｖ回路の制御を行うための第２の
デイジタル出力信号と、前記識別回路のしきい値
の制御を行うための第３のデイジタル出力信号と
を出力し、外部からの制御信号を受け、前記第
１、第２及び第３のデイジタル出力信号のうち少
なくとも１つを制御するCPUと、前記第１のデ
イジタル出力信号を第１のアナログ信号に変換
し、前記AGC回路に送出する第１のＤ／Ａ変換
器と、前記第２のデイジタル出力信号を第２のア
ナログ信号に変換し、前記Ｈ、Ｖ回路に送出する
第２のＤ／Ａ変換器と、前記第３のデイジタル出
力信号を第３のアナログ信号に変換し、前記識別
回路に送出する第３のＤ／Ａ変換器とを有するこ
とを特徴とする光受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190641A JPS6348021A (ja) | 1986-08-15 | 1986-08-15 | 光受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190641A JPS6348021A (ja) | 1986-08-15 | 1986-08-15 | 光受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348021A JPS6348021A (ja) | 1988-02-29 |
| JPH0530332B2 true JPH0530332B2 (ja) | 1993-05-07 |
Family
ID=16261450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190641A Granted JPS6348021A (ja) | 1986-08-15 | 1986-08-15 | 光受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348021A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0767093B2 (ja) * | 1989-03-28 | 1995-07-19 | 日本電気株式会社 | 偏波ダイバーシチ光ヘテロダイン検波受信方法およびその装置 |
| US5278404A (en) * | 1992-07-20 | 1994-01-11 | At&T Bell Laboratories | Optical sub-system utilizing an embedded micro-controller |
-
1986
- 1986-08-15 JP JP61190641A patent/JPS6348021A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348021A (ja) | 1988-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07112173B2 (ja) | 光変調回路 | |
| JPH0467817B2 (ja) | ||
| NZ241663A (en) | Optical-to-electric conversion: gain controlled optical amplifier | |
| JPH0530332B2 (ja) | ||
| JPH0481395B2 (ja) | ||
| JPH0693684B2 (ja) | フィールドセンサと通信器との通信方法およびその装置 | |
| JPH07322365A (ja) | 赤外線リモートコントロールシステム | |
| JPS6014558B2 (ja) | 有線テレビジヨン用警報信号発生装置 | |
| JPS591019B2 (ja) | 光通信方式 | |
| JPH0142163B2 (ja) | ||
| JP2600462B2 (ja) | 光受信回路 | |
| JPH0697753A (ja) | 自動利得制御回路 | |
| JPS62159533A (ja) | 双方向光伝送装置 | |
| JPH0352424A (ja) | 自動利得制御回路 | |
| JPH0116239Y2 (ja) | ||
| JPS59139730A (ja) | 光デ−タバス伝送方式 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| KR100462519B1 (ko) | 로봇부착 센서와 컴퓨터간의 2선식 인터페이스 방법 및장치 | |
| JP2572425Y2 (ja) | 異常判定機能付きデータ送信回路 | |
| JPH02137550A (ja) | 受信系最適化方式 | |
| JPH03254232A (ja) | 光通信方法および装置 | |
| JPH06152535A (ja) | 光送受信回路 | |
| JP2508980B2 (ja) | 光送信回路 | |
| JPH01221010A (ja) | 自動電力制御回路 | |
| JPH01166648A (ja) | 符号誤り警報回路 |