JPH0697753A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0697753A JPH0697753A JP2696093A JP2696093A JPH0697753A JP H0697753 A JPH0697753 A JP H0697753A JP 2696093 A JP2696093 A JP 2696093A JP 2696093 A JP2696093 A JP 2696093A JP H0697753 A JPH0697753 A JP H0697753A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- averaging
- circuit
- output
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract 2
- 238000012935 Averaging Methods 0.000 claims description 34
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 description 6
- 230000005291 magnetic effect Effects 0.000 description 5
- 238000013139 quantization Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 ＮＲＺデータ信号の自動利得制御のための回
路構成が開示される。 【構成】 本発明の構成においては、比較器（７、８）
の助けを借りて差動増幅器（３）によって生成されるＮ
ＲＺデータ信号内の論理レベルが特定の正のレベルを超
えるか或は特定の負のレベル以下であるか検出される。
比較器（７、８）によって生成されたこれら信号はＲＣ
結合（１１、１３）の助けを借りて時間平均化され、論
理ＡＮＤ結合（１４，１９から２１）に加えられる。Ａ
ＮＤ結合（１４，１９から２１）の出力の所の信号は積
分段（１５から１７）の所で積分され、制御信号として
差動増幅器（３）のセット入力に送られる。
路構成が開示される。 【構成】 本発明の構成においては、比較器（７、８）
の助けを借りて差動増幅器（３）によって生成されるＮ
ＲＺデータ信号内の論理レベルが特定の正のレベルを超
えるか或は特定の負のレベル以下であるか検出される。
比較器（７、８）によって生成されたこれら信号はＲＣ
結合（１１、１３）の助けを借りて時間平均化され、論
理ＡＮＤ結合（１４，１９から２１）に加えられる。Ａ
ＮＤ結合（１４，１９から２１）の出力の所の信号は積
分段（１５から１７）の所で積分され、制御信号として
差動増幅器（３）のセット入力に送られる。
Description
【０００１】
【産業上の利用分野】本発明は、チャネルを通じて互い
に結合された送信機及び受信機を含む伝送システムに関
し、特に、自動利得制御のための回路構成を含む受信機
を含む伝送システムに関する。本発明は、同様に、受信
機及び自動利得制御のための回路構成に関する。
に結合された送信機及び受信機を含む伝送システムに関
し、特に、自動利得制御のための回路構成を含む受信機
を含む伝送システムに関する。本発明は、同様に、受信
機及び自動利得制御のための回路構成に関する。
【０００２】
【従来の技術】直列データが光学的に伝送される場合、
光導波路の受信側に配置された光ダイオードは送信機か
ら得られた光パルスを電気データ信号に変換する。ＡＣ
−結合された前置増幅器は集積論理回路をドライブする
ために必要とされる論理電圧レベルを生成するために変
換されたデータ信号の低い電圧レベルを増幅する。しか
しながら、前置増幅器のＡＣ結合の結果として、データ
信号中のＤＣ成分が失われる。こうして失われたＤＣ成
分は量子化フィードバックを持つ回路内で回復すること
ができる。ただし、従来の技術による量子化フィードバ
ックを持つ増幅器回路（『ＩＥＥＥトランザクション
オン マグネティクス（IEEE Transactionon Magnetics
）、Ｖｏｌ．ＭＡＧ．１４、Ｎｏ．４、ページ２１８
−２２２（１９７８年７月発行）；ＮＴＺ、Ｖｏｌ．３
０、Ｎｏ．９、ページ７１２−７１７（１９７７年発
行）を参照）は、一定電圧レベルのデータ信号が入力さ
れることを必要とする。従って、量子化フィードバック
回路の前に自動利得制御のための回路構成が置かれる。
光導波路の受信側に配置された光ダイオードは送信機か
ら得られた光パルスを電気データ信号に変換する。ＡＣ
−結合された前置増幅器は集積論理回路をドライブする
ために必要とされる論理電圧レベルを生成するために変
換されたデータ信号の低い電圧レベルを増幅する。しか
しながら、前置増幅器のＡＣ結合の結果として、データ
信号中のＤＣ成分が失われる。こうして失われたＤＣ成
分は量子化フィードバックを持つ回路内で回復すること
ができる。ただし、従来の技術による量子化フィードバ
ックを持つ増幅器回路（『ＩＥＥＥトランザクション
オン マグネティクス（IEEE Transactionon Magnetics
）、Ｖｏｌ．ＭＡＧ．１４、Ｎｏ．４、ページ２１８
−２２２（１９７８年７月発行）；ＮＴＺ、Ｖｏｌ．３
０、Ｎｏ．９、ページ７１２−７１７（１９７７年発
行）を参照）は、一定電圧レベルのデータ信号が入力さ
れることを必要とする。従って、量子化フィードバック
回路の前に自動利得制御のための回路構成が置かれる。
【０００３】ＤＥ２５００６５４Ｂ１はデータ信号のレ
ベル制御に対する回路構成を既に開示している。このデ
ータ信号は伝送ラインを通じてパイロット信号と共に伝
送される複合信号の一部を形成する。パイロット信号の
実際のレベル及び公称レベルを示す信号が次に比較器内
で比較され、こうして得られた制御電圧がデータ信号の
レベルを制御する制御段に加えられる。この従来の技術
による回路構成はこのようなパイロット信号を一定レベ
ルで持たないデータ信号の電圧レベルを維持するために
は適当でない。
ベル制御に対する回路構成を既に開示している。このデ
ータ信号は伝送ラインを通じてパイロット信号と共に伝
送される複合信号の一部を形成する。パイロット信号の
実際のレベル及び公称レベルを示す信号が次に比較器内
で比較され、こうして得られた制御電圧がデータ信号の
レベルを制御する制御段に加えられる。この従来の技術
による回路構成はこのようなパイロット信号を一定レベ
ルで持たないデータ信号の電圧レベルを維持するために
は適当でない。
【０００４】
【発明が解決しようとする課題】本発明の一つの目的は
比較的長い“０”或は“１”シーケンスを含む信号、特
にＮＲＺ符号化データ信号に対して適当な冒頭で述べた
タイプの伝送システムを提供することにある。
比較的長い“０”或は“１”シーケンスを含む信号、特
にＮＲＺ符号化データ信号に対して適当な冒頭で述べた
タイプの伝送システムを提供することにある。
【０００５】
【発明を解決するための手段】上記目的を達成するため
第１の発明は、自動利得制御のための回路構成を含む受
信機にチャネルを通じて結合された送信機を含む伝送シ
ステムにおいて、この回路構成が、制御されるべき信号
を受信する一つの入力、制御された出力信号を提供する
一つの出力及び利得を制御信号の関数として調節する一
つの制御入力を持つ差動増幅器、及び差動増幅器によっ
て生成された出力信号を整流することによって制御信号
を生成する発生手段を含み、この発生手段が、制御され
るべき信号が特定の正のレベルを超えるとき第一の信号
を出力する第一の比較器（７）と、制御されるべき信号
が特定の負のレベル以下に低下したとき第二の信号を出
力する第二の比較器（８）と、第一の信号及び第二の信
号を平均化する平均化回路（１０から１３）と、第一の
信号の平均値及び第二の信号の平均値の両方が特定のレ
ベルを超える場合に二つの平均信号を結合する回路（１
５から１７）と、を備えることを特徴とする。
第１の発明は、自動利得制御のための回路構成を含む受
信機にチャネルを通じて結合された送信機を含む伝送シ
ステムにおいて、この回路構成が、制御されるべき信号
を受信する一つの入力、制御された出力信号を提供する
一つの出力及び利得を制御信号の関数として調節する一
つの制御入力を持つ差動増幅器、及び差動増幅器によっ
て生成された出力信号を整流することによって制御信号
を生成する発生手段を含み、この発生手段が、制御され
るべき信号が特定の正のレベルを超えるとき第一の信号
を出力する第一の比較器（７）と、制御されるべき信号
が特定の負のレベル以下に低下したとき第二の信号を出
力する第二の比較器（８）と、第一の信号及び第二の信
号を平均化する平均化回路（１０から１３）と、第一の
信号の平均値及び第二の信号の平均値の両方が特定のレ
ベルを超える場合に二つの平均信号を結合する回路（１
５から１７）と、を備えることを特徴とする。
【０００６】また、第２の発明は、自動利得制御のため
の回路構成を含む受信機において、この回路構成が、制
御されるべき信号を受信する一つの入力、制御された出
力信号を提供する一つの出力及び利得を制御信号の関数
として調節する制御入力を持つ差動増幅器、及び差動増
幅器によって生成された出力信号を整流することによっ
て制御信号を生成する発生手段を含み、この発生手段
が、制御されるべき信号が特定の正のレベルを超えると
き第一の信号を出力する第一の比較器（７）と、制御さ
れるべき信号が特定の負のレベル以下に落ちたとき第二
の信号を出力する第二の比較器（８）と、第一の信号及
び第二の信号を平均化するための平均化回路（１０から
１２）と、第一の信号の平均値及び第二の信号の平均値
の両方が特定のレベルを超える場合に二つの平均信号を
結合するための回路（１５から１７）と、を含むことを
特徴とする。
の回路構成を含む受信機において、この回路構成が、制
御されるべき信号を受信する一つの入力、制御された出
力信号を提供する一つの出力及び利得を制御信号の関数
として調節する制御入力を持つ差動増幅器、及び差動増
幅器によって生成された出力信号を整流することによっ
て制御信号を生成する発生手段を含み、この発生手段
が、制御されるべき信号が特定の正のレベルを超えると
き第一の信号を出力する第一の比較器（７）と、制御さ
れるべき信号が特定の負のレベル以下に落ちたとき第二
の信号を出力する第二の比較器（８）と、第一の信号及
び第二の信号を平均化するための平均化回路（１０から
１２）と、第一の信号の平均値及び第二の信号の平均値
の両方が特定のレベルを超える場合に二つの平均信号を
結合するための回路（１５から１７）と、を含むことを
特徴とする。
【０００７】また、第３の発明は、自動利得制御のため
の回路構成において、この回路構成が、制御されるべき
信号を受信する一つの入力、制御された出力信号を提供
する一つの出力及び利得を制御信号の関数として調節す
る制御入力を持つ差動増幅器、及び差動増幅器によって
生成された出力信号を整流することによって制御信号を
生成する発生手段を含み、この発生手段がさらに、制御
されるべき信号が特定の正のレベルを超えるとき第一の
信号を出力する第一の比較器（７）と、制御されるべき
信号が特定の負のレベル以下に落ちたとき第二の信号を
出力する第二の比較器（８）と、第一の信号及び第二の
信号を平均化する平均化回路（１０から１２）と、第一
の信号の平均値及び第二の信号の平均値の両方が特定の
レベルを超える場合に二つの平均信号を結合するための
回路（１５から１７）と、を含むことを特徴とする。
の回路構成において、この回路構成が、制御されるべき
信号を受信する一つの入力、制御された出力信号を提供
する一つの出力及び利得を制御信号の関数として調節す
る制御入力を持つ差動増幅器、及び差動増幅器によって
生成された出力信号を整流することによって制御信号を
生成する発生手段を含み、この発生手段がさらに、制御
されるべき信号が特定の正のレベルを超えるとき第一の
信号を出力する第一の比較器（７）と、制御されるべき
信号が特定の負のレベル以下に落ちたとき第二の信号を
出力する第二の比較器（８）と、第一の信号及び第二の
信号を平均化する平均化回路（１０から１２）と、第一
の信号の平均値及び第二の信号の平均値の両方が特定の
レベルを超える場合に二つの平均信号を結合するための
回路（１５から１７）と、を含むことを特徴とする。
【０００８】
【作用】本発明の目的は特許請求項１の特徴的部分に記
載される構成によって達成される。特許請求項１の特徴
を持つ本発明に従うシステムは、比較的長い“０”或は
“１”シーケンスが制御されるべきＮＲＺデータ信号内
に発生するような場合でさえもそのレベルが一定に保た
れ、従って、量子化フィードバック回路との関係でＮＲ
Ｚデータ信号中の失われたＤＣ成分を回復できるという
意味において長所を持つ。独立請求項内に定義される措
置を実現することにより、利点を持つ更なる実施例及び
請求項１に定義の回路構成の改良が可能である。
載される構成によって達成される。特許請求項１の特徴
を持つ本発明に従うシステムは、比較的長い“０”或は
“１”シーケンスが制御されるべきＮＲＺデータ信号内
に発生するような場合でさえもそのレベルが一定に保た
れ、従って、量子化フィードバック回路との関係でＮＲ
Ｚデータ信号中の失われたＤＣ成分を回復できるという
意味において長所を持つ。独立請求項内に定義される措
置を実現することにより、利点を持つ更なる実施例及び
請求項１に定義の回路構成の改良が可能である。
【０００９】
【実施例】本発明の一例としての実施例が図面に示さ
れ、以下の記述においてさらに説明される。
れ、以下の記述においてさらに説明される。
【００１０】図１はチャネルを介して受信機に結合され
た送信機を含む伝送システムを示す。このチャネルは、
例えば、グラスファイバ、無線チャネル或はケーブルリ
ンクから形成される。このチャネルはまた磁気的或は光
学的レコーディングシステムから形成されることもあ
る。
た送信機を含む伝送システムを示す。このチャネルは、
例えば、グラスファイバ、無線チャネル或はケーブルリ
ンクから形成される。このチャネルはまた磁気的或は光
学的レコーディングシステムから形成されることもあ
る。
【００１１】図２において、参照文字１は光導波路（図
示せず）の受信側に配置された光ダイオードを表わして
おり、それは光導波路によって生成された光パルスを電
気データ信号に再変換する。光ダイオード１の出力の所
で得られるデータ信号の電圧レベルはたった数ミリボル
トである。従って、光ダイオード１によって生成された
データ信号をこの構成内の下流の集積論理回路(integra
ted logic circuits)をドライブするために増幅するこ
とが必要である。但し、従来のＤＣ−結合増幅器はドリ
フトを与え、このため、大きい利得が存在する場合、受
信データ信号が制限され、こうして、非線型的に歪めら
れる。このような短所を回避するために、光ダイオード
１によって生成されたデータ信号はＡＣ−結合前置増幅
器２によって増幅されるが、但し、前置増幅器２はデー
タ信号中に得られたＤＣ成分を抑圧し、こうして、ＡＣ
−結合前置増幅器２によって増幅されたＮＲＺデータ信
号がビットシーケンスの発生に応答して平均ＤＣ電圧レ
ベルの回りで変動することとなる。
示せず）の受信側に配置された光ダイオードを表わして
おり、それは光導波路によって生成された光パルスを電
気データ信号に再変換する。光ダイオード１の出力の所
で得られるデータ信号の電圧レベルはたった数ミリボル
トである。従って、光ダイオード１によって生成された
データ信号をこの構成内の下流の集積論理回路(integra
ted logic circuits)をドライブするために増幅するこ
とが必要である。但し、従来のＤＣ−結合増幅器はドリ
フトを与え、このため、大きい利得が存在する場合、受
信データ信号が制限され、こうして、非線型的に歪めら
れる。このような短所を回避するために、光ダイオード
１によって生成されたデータ信号はＡＣ−結合前置増幅
器２によって増幅されるが、但し、前置増幅器２はデー
タ信号中に得られたＤＣ成分を抑圧し、こうして、ＡＣ
−結合前置増幅器２によって増幅されたＮＲＺデータ信
号がビットシーケンスの発生に応答して平均ＤＣ電圧レ
ベルの回りで変動することとなる。
【００１２】増幅されたデータ信号内で失われたＤＣ成
分を回復するために、ＡＣ−結合前置増幅器２の出力が
差動増幅器３の入力に接続され、差動増幅器３の出力信
号が量子化フィードバック回路４に送られる。フィード
バック回路４はその部分においてＤＣ成分を持つデータ
信号を端子５に供給する。前述のように、このような量
子化フィードバック回路はそれらの入力の所に一定の振
幅レベルを持つことを必要とする。ＡＣ−結合前置増幅
器２と量子化フィードバック回路４との間に挿入された
差動増幅器３は前置増幅されたデータ信号の自動振幅制
御を与える。制御電圧検出器６内において、差動増幅器
３の出力の所に存在するデータ信号から制御電圧が派生
されるが、この電圧は差動増幅器３の制御入力を通じて
利得に影響を与え、こうして、差動増幅器３によって生
成されたデータ信号の振幅レベルに影響を与える。
分を回復するために、ＡＣ−結合前置増幅器２の出力が
差動増幅器３の入力に接続され、差動増幅器３の出力信
号が量子化フィードバック回路４に送られる。フィード
バック回路４はその部分においてＤＣ成分を持つデータ
信号を端子５に供給する。前述のように、このような量
子化フィードバック回路はそれらの入力の所に一定の振
幅レベルを持つことを必要とする。ＡＣ−結合前置増幅
器２と量子化フィードバック回路４との間に挿入された
差動増幅器３は前置増幅されたデータ信号の自動振幅制
御を与える。制御電圧検出器６内において、差動増幅器
３の出力の所に存在するデータ信号から制御電圧が派生
されるが、この電圧は差動増幅器３の制御入力を通じて
利得に影響を与え、こうして、差動増幅器３によって生
成されたデータ信号の振幅レベルに影響を与える。
【００１３】ダッシュ及びドットラインの内側の制御電
圧検出器６は二つの比較器７及び８を備え、比較器７の
非反転入力及び比較器８の反転入力は入力端子９に接続
される。比較器７の反転入力は論理Ｈレベルを持ち、比
較器８の非反転入力は論理Ｌレベルを持つ。入力端子に
得られるデータ信号がＨレベルを超えると、比較器７の
出力は正の値を取る。同様にして、比較器８の出力信号
は、入力端子９に得られるデータ信号がＬレベル以下に
なると正の値を取る。データ信号が同時にＨレベルを超
え、Ｌレベル以下となることは決してない。比較器７の
出力に得られる信号が正の場合、これはダイオード１０
を介してＲＣ（抵抗・キャパシタ）結合１１に送られ、
時間平均化処理を受ける。同様にして、比較器８の出力
に得られる信号は、正の場合、ダイオード１２を介して
送られ、ＲＣ結合１３の助けを借りて平均化される。こ
れら二つのＲＣ結合１１及び１３はＡＮＤゲート１４の
入力に接続される。ＡＮＤゲート１４の出力は入力端子
９に得られるデータ信号のＨレベル及びＬレベルが、そ
れぞれ繰り返してある特定の正のレベルを超えるかある
いはある特定の負のレベル以下になるとＨレベルを取
る。ＡＮＤゲート１４の出力は積分器に接続される。積
分器は、演算増幅器１５、演算増幅器フィードバック分
岐内に構成されたコンデンサ１６、及び演算増幅器１５
の反転入力への入力ライン内に配置された抵抗体１７か
ら構成される。演算増幅器１５の非反転入力は（Ｈ−
Ｌ）／２レベルを持つ。積分器１５から１７への回路
は、ＡＮＤゲート１４の出力の所にＨレベルが存在する
場合、演算増幅器１５の出力（出力端子１８）の所に生
成される制御電圧が低減され、こうして、差動増幅器３
の利得が低減され、従って、量子化フィードバック回路
４の入力の所のデータ信号の振幅レベルが一定に保たれ
る。
圧検出器６は二つの比較器７及び８を備え、比較器７の
非反転入力及び比較器８の反転入力は入力端子９に接続
される。比較器７の反転入力は論理Ｈレベルを持ち、比
較器８の非反転入力は論理Ｌレベルを持つ。入力端子に
得られるデータ信号がＨレベルを超えると、比較器７の
出力は正の値を取る。同様にして、比較器８の出力信号
は、入力端子９に得られるデータ信号がＬレベル以下に
なると正の値を取る。データ信号が同時にＨレベルを超
え、Ｌレベル以下となることは決してない。比較器７の
出力に得られる信号が正の場合、これはダイオード１０
を介してＲＣ（抵抗・キャパシタ）結合１１に送られ、
時間平均化処理を受ける。同様にして、比較器８の出力
に得られる信号は、正の場合、ダイオード１２を介して
送られ、ＲＣ結合１３の助けを借りて平均化される。こ
れら二つのＲＣ結合１１及び１３はＡＮＤゲート１４の
入力に接続される。ＡＮＤゲート１４の出力は入力端子
９に得られるデータ信号のＨレベル及びＬレベルが、そ
れぞれ繰り返してある特定の正のレベルを超えるかある
いはある特定の負のレベル以下になるとＨレベルを取
る。ＡＮＤゲート１４の出力は積分器に接続される。積
分器は、演算増幅器１５、演算増幅器フィードバック分
岐内に構成されたコンデンサ１６、及び演算増幅器１５
の反転入力への入力ライン内に配置された抵抗体１７か
ら構成される。演算増幅器１５の非反転入力は（Ｈ−
Ｌ）／２レベルを持つ。積分器１５から１７への回路
は、ＡＮＤゲート１４の出力の所にＨレベルが存在する
場合、演算増幅器１５の出力（出力端子１８）の所に生
成される制御電圧が低減され、こうして、差動増幅器３
の利得が低減され、従って、量子化フィードバック回路
４の入力の所のデータ信号の振幅レベルが一定に保たれ
る。
【００１４】図３は、図２に示される制御電圧検出器６
のもう一つの実施例を示す。同一要素は同一参照文字に
よって表わされる。図２に示される制御電圧検出器６の
場合と同様に、図３に示される制御電圧検出器６内にお
いても、最初に、比較器７及び８の助けを借りて、端子
９の所のデータ信号レベルがある値を超えるか或はある
値以下であるかを決定するが、ここでは、Ｈ或はＬレベ
ルが考察されるのではなく、それぞれ、Ｈ／２或はＬ／
２の比較から開始される。ＲＣ結合１１は比較器７の非
反転出力に直接に接続され、ＲＣ結合１３は比較器８の
非反転出力に接続される。図２に示される比較器７及び
８によって生成されその後平均化される二つの信号を結
合するためのＡＮＤゲート１４は図３においては離散的
に構築される。ここでは、純方向バイアスされたダイオ
ード１９がＲＣコンビネーション１１に接続され、ダイ
オード２０がＲＣコンビネーション１３に接続される。
二つのダイオード１９及び２０の動作点が接地電位に接
続された抵抗体２１を定義する。
のもう一つの実施例を示す。同一要素は同一参照文字に
よって表わされる。図２に示される制御電圧検出器６の
場合と同様に、図３に示される制御電圧検出器６内にお
いても、最初に、比較器７及び８の助けを借りて、端子
９の所のデータ信号レベルがある値を超えるか或はある
値以下であるかを決定するが、ここでは、Ｈ或はＬレベ
ルが考察されるのではなく、それぞれ、Ｈ／２或はＬ／
２の比較から開始される。ＲＣ結合１１は比較器７の非
反転出力に直接に接続され、ＲＣ結合１３は比較器８の
非反転出力に接続される。図２に示される比較器７及び
８によって生成されその後平均化される二つの信号を結
合するためのＡＮＤゲート１４は図３においては離散的
に構築される。ここでは、純方向バイアスされたダイオ
ード１９がＲＣコンビネーション１１に接続され、ダイ
オード２０がＲＣコンビネーション１３に接続される。
二つのダイオード１９及び２０の動作点が接地電位に接
続された抵抗体２１を定義する。
【００１５】図２及び３に示される一例としての実施例
においては、ＡＮＤゲート１４の出力及び１９から２１
の出力に夫々得られる信号は、積分器段１５から１７内
で積分される。増幅器３の制御動作がＰＩ動作を与える
ようにしたい場合、これは単に一つの抵抗体をコンデン
サ１６と並列に接続するということで達成される。別の
方法として、積分器のかわりに非積分周波数応答（non-
integrating frequency response）を持つ増幅器を使用
することもできる。
においては、ＡＮＤゲート１４の出力及び１９から２１
の出力に夫々得られる信号は、積分器段１５から１７内
で積分される。増幅器３の制御動作がＰＩ動作を与える
ようにしたい場合、これは単に一つの抵抗体をコンデン
サ１６と並列に接続するということで達成される。別の
方法として、積分器のかわりに非積分周波数応答（non-
integrating frequency response）を持つ増幅器を使用
することもできる。
【００１６】本発明に従う自動利得制御のための回路構
成が光学的に伝送されたデータ信号を再生するための一
例としての装置によって説明された。この構成を磁気記
録キャリアから磁気ヘッドによって読み出されたデータ
信号を再生するために使用できることはいうまでもな
い。このようなデータ信号の場合、データ信号中のＤＣ
成分がヘッド・テープ（head-to-tape）経路の帯域通過
特性に基づいて回復される。
成が光学的に伝送されたデータ信号を再生するための一
例としての装置によって説明された。この構成を磁気記
録キャリアから磁気ヘッドによって読み出されたデータ
信号を再生するために使用できることはいうまでもな
い。このようなデータ信号の場合、データ信号中のＤＣ
成分がヘッド・テープ（head-to-tape）経路の帯域通過
特性に基づいて回復される。
【００１７】
【発明の効果】以上説明したように本発明によれば、Ｎ
ＲＺデータ信号等の比較的長い“０”あるいは“１”シ
ーケンスを含む信号の自動利得制御に好適な回路構成が
得られる。
ＲＺデータ信号等の比較的長い“０”あるいは“１”シ
ーケンスを含む信号の自動利得制御に好適な回路構成が
得られる。
【図１】本発明がその中で使用されるシステムを示す図
である。
である。
【図２】本発明に従う回路構成の第一の実施例を示す図
である。
である。
【図３】本発明に従う回路構成の第二の実施例を示す図
である。
である。
Claims (10)
- 【請求項１】自動利得制御のための回路構成を含む受信
機にチャネルを通じて結合された送信機を含む伝送シス
テムにおいて、 この回路構成が、制御されるべき信号を受信する一つの
入力、制御された出力信号を提供する一つの出力及び利
得を制御信号の関数として調節する一つの制御入力を持
つ差動増幅器、及び差動増幅器によって生成された出力
信号を整流することによって制御信号を生成する発生手
段を含み、 この発生手段が、制御されるべき信号が特定の正のレベ
ルを超えるとき第一の信号を出力する第一の比較器
（７）と、 制御されるべき信号が特定の負のレベル以下に低下した
とき第二の信号を出力する第二の比較器（８）と、 第一の信号及び第二の信号を平均化する平均化回路（１
０から１３）と、 第一の信号の平均値及び第二の信号の平均値の両方が特
定のレベルを超える場合に二つの平均信号を結合する回
路（１５から１７）と、 を備えることを特徴とする伝送システム。 - 【請求項２】第一の信号を時間平均する第一の平均化回
路（１１）と、 第二の信号を時間平均する第二の平均化回路（１３）
と、 前記の生成された信号を時間平均する第一及び第二の平
均化回路（１１、１３）によって生成された信号を論理
的に結合する結合手段（１４，１９から２１）と、 入力側において結合手段（１４，１９から２１）の出力
に結合され、出力側において、差動増幅器（３）の制御
入力に接続された積分器段（１５から１７）と、 が含まれることを特徴とする請求項１記載の伝送システ
ム。 - 【請求項３】第一及び第二の信号を時間平均する第一及
び第二の平均化回路（１１、１３）がそれぞれＲＣ結合
（１１、１３）によって構成されることを特徴とする請
求項２記載の伝送システム。 - 【請求項４】第一及び第二の時間平均回路（１１、１
３）によって生成される信号を論理的に結合する結合手
段（１４，１９から２１）がＡＮＤゲート（１４，１９
から２１）であることを特徴とする請求項２記載の伝送
システム。 - 【請求項５】自動利得制御のための回路構成を含む受信
機において、 この回路構成が、制御されるべき信号を受信する一つの
入力、制御された出力信号を提供する一つの出力及び利
得を制御信号の関数として調節する制御入力を持つ差動
増幅器、及び差動増幅器によって生成された出力信号を
整流することによって制御信号を生成する発生手段を含
み、 この発生手段が、制御されるべき信号が特定の正のレベ
ルを超えるとき第一の信号を出力する第一の比較器
（７）と、 制御されるべき信号が特定の負のレベル以下に落ちたと
き第二の信号を出力する第二の比較器（８）と、 第一の信号及び第二の信号を平均化する平均化回路（１
０から１２）と、 第一の信号の平均値及び第二の信号の平均値の両方が特
定のレベルを超える場合に二つの平均信号を結合する回
路（１５から１７）と、 を含むことを特徴とする受信機。 - 【請求項６】第一の信号を時間平均する第一の平均化回
路（１１）と、 第二の信号を時間平均する第二の平均化回路（１３）
と、 生成された信号を時間平均する第一及び第二の平均化回
路（１１、１３）によって生成された信号を論理的に結
合する結合手段（１４，１９から２１）と、 入力側において結合手段（１４，１９から２１）の出力
に結合され、出力側において、差動増幅器（３）の制御
入力に接続された積分器段（１５から１７）と、 が含まれることを特徴とする請求項５記載の受信機。 - 【請求項７】第一及び第二の信号を時間平均するための
第一及び第二の平均化回路（１１、１３）がそれぞれＲ
Ｃ結合（１１、１３）によって構成されることを特徴と
する請求項６記載の受信機。 - 【請求項８】第一及び第二の時間平均回路（１１、１
３）によって生成される信号を論理的に結合する結合手
段（１４，１９から２１）がＡＮＤゲート（１４，１９
から２１）であることを特徴とする請求項６記載の受信
機。 - 【請求項９】自動利得制御のための回路構成において、 この回路構成が、制御されるべき信号を受信する一つの
入力、制御された出力信号を提供する一つの出力及び利
得を制御信号の関数として調節する制御入力を持つ差動
増幅器、及び差動増幅器によって生成された出力信号を
整流することによって制御信号を生成する発生手段を含
み、 この発生手段が、制御されるべき信号が特定の正のレベ
ルを超えるとき第一の信号を出力する第一の比較器
（７）と、 制御されるべき信号が特定の負のレベル以下に落ちたと
き第二の信号を出力する第二の比較器（８）と、 第一の信号及び第二の信号を平均化する平均化回路（１
０から１２）と、 第一の信号の平均値及び第二の信号の平均値の両方が特
定のレベルを超える場合に二つの平均信号を結合する回
路（１５から１７）と、 を含むことを特徴とする回路構成。 - 【請求項１０】第一の信号を時間平均する第一の平均化
回路（１１）と、 第二の信号を時間平均する第二の平均化回路（１３）
と、 生成された信号を時間平均する第一及び第二の平均回路
（１１、１３）によって生成された信号を論理的に結合
する結合手段（１４，１９から２１）と、 入力側において結合手段（１４，１９から２１）の出力
に結合され、出力側において、差動増幅器（３）の制御
入力に接続された積分段（１５から１７）とが含まれる
ことを特徴とする請求項９記載の回路構成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4204956A DE4204956A1 (de) | 1992-02-19 | 1992-02-19 | Schaltungsanordnung zur automatischen verstaerkungsregelung |
| DE4204956.3 | 1992-02-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697753A true JPH0697753A (ja) | 1994-04-08 |
Family
ID=6452043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2696093A Pending JPH0697753A (ja) | 1992-02-19 | 1993-02-16 | 自動利得制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5302860A (ja) |
| EP (1) | EP0556902B1 (ja) |
| JP (1) | JPH0697753A (ja) |
| DE (2) | DE4204956A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469115A (en) * | 1994-04-28 | 1995-11-21 | Qualcomm Incorporated | Method and apparatus for automatic gain control in a digital receiver |
| US5525922A (en) * | 1994-10-05 | 1996-06-11 | Hughes Electronics | Automatic gain and level control circuit and method |
| JP3332737B2 (ja) * | 1996-01-31 | 2002-10-07 | キヤノン株式会社 | 信号処理回路及び液晶表示装置 |
| US7961817B2 (en) * | 2006-09-08 | 2011-06-14 | Lsi Corporation | AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1590826A (en) * | 1976-09-21 | 1981-06-10 | Post Office | Level stabilisers |
| US4318129A (en) * | 1980-06-30 | 1982-03-02 | Hughes Aircraft Company | Automatic level and gain control system |
| FR2511824A1 (fr) * | 1981-08-21 | 1983-02-25 | Thomson Csf | Systeme emetteur-recepteur de transmission numerique par voie optique et a debit variable |
| US4718119A (en) * | 1984-08-27 | 1988-01-05 | Motorola Inc. | AGC circuit including a precision voltage clamp and method |
| DD285538A7 (de) * | 1986-11-12 | 1990-12-19 | Deutsche Post,Rundfunk- U. Fernsehtechn. Zentralamt,Dd | Schaltungsanordnung zur wiedereinfuehrung der gleichspannungskomponente in ein bildsignal |
-
1992
- 1992-02-19 DE DE4204956A patent/DE4204956A1/de not_active Withdrawn
-
1993
- 1993-02-09 US US08/015,719 patent/US5302860A/en not_active Expired - Lifetime
- 1993-02-11 EP EP93200366A patent/EP0556902B1/de not_active Expired - Lifetime
- 1993-02-11 DE DE59306423T patent/DE59306423D1/de not_active Expired - Lifetime
- 1993-02-16 JP JP2696093A patent/JPH0697753A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE4204956A1 (de) | 1993-08-26 |
| EP0556902B1 (de) | 1997-05-14 |
| US5302860A (en) | 1994-04-12 |
| EP0556902A1 (de) | 1993-08-25 |
| DE59306423D1 (de) | 1997-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539779A (en) | Automatic offset control circuit for digital receiver | |
| US6151150A (en) | Method and apparatus for level decision and optical receiver using same | |
| US4241455A (en) | Data receiving and processing circuit | |
| US7123098B2 (en) | Transimpedance amplifier with differential peak detector | |
| US5875049A (en) | Amplifier for burst signal and optical receiving circuit | |
| US4375037A (en) | Receiving circuit | |
| EP0964539A2 (en) | Receiver capable of outputting a high quality signal without regard to an input signal level | |
| US7193478B2 (en) | Signal transmission in opto-electronic devices by moving the quiescent component of a differential signal | |
| US4994692A (en) | Quantizer system | |
| JPH0697753A (ja) | 自動利得制御回路 | |
| JP2566734B2 (ja) | Ａｃ結合型受信装置及びａｃ結合型光ファイバ用受信装置 | |
| US7088174B2 (en) | Offset cancellation and slice adjust amplifier circuit | |
| US6335948B1 (en) | Amplitude detector and equalizer | |
| JPH01286655A (ja) | 光受信回路 | |
| US6519069B1 (en) | Optoelectric converter | |
| US6580263B2 (en) | Bit rate discrimination device with temperature compensation function | |
| JP2594809Y2 (ja) | 光受信器 | |
| JP3518559B2 (ja) | 受光信号検出回路及び受光信号処理装置 | |
| JPH04334137A (ja) | バースト光受信装置 | |
| JPH0614647B2 (ja) | 光受信回路 | |
| JPS5856537A (ja) | 受信回路 | |
| JP2570150B2 (ja) | 光受信方法、光受信回路および光中継器 | |
| JPH01149558A (ja) | 光伝送データ受信回路 | |
| US20060001486A1 (en) | Bias circuit for high frequency amplifiers | |
| JPS6041498B2 (ja) | 入力信号断検出回路 |