JPS6347348B2 - - Google Patents
Info
- Publication number
- JPS6347348B2 JPS6347348B2 JP57116529A JP11652982A JPS6347348B2 JP S6347348 B2 JPS6347348 B2 JP S6347348B2 JP 57116529 A JP57116529 A JP 57116529A JP 11652982 A JP11652982 A JP 11652982A JP S6347348 B2 JPS6347348 B2 JP S6347348B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- thermocompression
- external lead
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000010953 base metal Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000002788 crimping Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 238000000605 extraction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は混成集積回路に係り、外部引出用端子
として安価な金属を使用し、且つ信頼性の優れた
製造方法に関するものである。
として安価な金属を使用し、且つ信頼性の優れた
製造方法に関するものである。
一般に混成集積回路装置等の製造に際し、薄膜
基板上電子部品の端子を接続する場合、熱圧着法
が用いられる。
基板上電子部品の端子を接続する場合、熱圧着法
が用いられる。
第１図ａ〜ｃは従来の混成集積回路装置におけ
る製造方法の一例を説明するための断面図であ
る。まず、第１図ａのように公知の方法により薄
膜回路を形成した基板１と第１図ｂのコバールあ
るいは銅から成る端子基体２の表面の全面に、例
えば金の如く熱圧着に適した接合用金属層３を付
着させた端子４とを重ね合せた後、加熱された圧
着工具５を端子４の接合しようとする部分に押し
あて端子４を前記基板１の導電層６上に接合す
る。
る製造方法の一例を説明するための断面図であ
る。まず、第１図ａのように公知の方法により薄
膜回路を形成した基板１と第１図ｂのコバールあ
るいは銅から成る端子基体２の表面の全面に、例
えば金の如く熱圧着に適した接合用金属層３を付
着させた端子４とを重ね合せた後、加熱された圧
着工具５を端子４の接合しようとする部分に押し
あて端子４を前記基板１の導電層６上に接合す
る。
次に、第１図ｃのように前記端子４の接合部及
び基板１の表面を樹脂７でコートする。従つて、
熱圧着法により基板に電子部品の端子を接合する
場合の備えるべき性状としては、まず端子母材金
属が塑性変形を生じ易いことが要件となつてお
り、且つ、該端子がプリント板等に安定して接続
され得る為に一般には銅の母材金属を用い、この
母材金属の表面の全面に金などの金属層を被着し
た端子を用いている。しかるに、金は高価な金属
であるためにこれを基板との接合用金属層及びプ
リント板との接続用金属層として用いた端子は高
価なものとなり、低価格の集積回路装置を製造す
るうえで大きな障害となつていた。また比較的安
価な銅を用いることも可能であるが、銅は表面酸
化を受け易いため、熱圧着の際の所望の接合強度
を得ることが難しいこと、及びプリント板等への
半田接続が不安定であることから種々の問題を生
ずる。
び基板１の表面を樹脂７でコートする。従つて、
熱圧着法により基板に電子部品の端子を接合する
場合の備えるべき性状としては、まず端子母材金
属が塑性変形を生じ易いことが要件となつてお
り、且つ、該端子がプリント板等に安定して接続
され得る為に一般には銅の母材金属を用い、この
母材金属の表面の全面に金などの金属層を被着し
た端子を用いている。しかるに、金は高価な金属
であるためにこれを基板との接合用金属層及びプ
リント板との接続用金属層として用いた端子は高
価なものとなり、低価格の集積回路装置を製造す
るうえで大きな障害となつていた。また比較的安
価な銅を用いることも可能であるが、銅は表面酸
化を受け易いため、熱圧着の際の所望の接合強度
を得ることが難しいこと、及びプリント板等への
半田接続が不安定であることから種々の問題を生
ずる。
本発明の目的は、上記従来技術の欠点を除去
し、経済性の優れた且つ信頼性の安定した混成集
積回路の製造方法を提供することである。
し、経済性の優れた且つ信頼性の安定した混成集
積回路の製造方法を提供することである。
本発明の特徴は、熱圧着接合部のみに金層を形
成し他の部分は銅の母材金属が露出せる外部引出
用端子を用意する工程と、薄膜回路を形成した基
板の導電層の表面に前記外部引出用端子の前記熱
圧着接合部を直接重ね合せ後、加熱された圧着工
具により前記導電層と前記熱圧着接合部とを熱圧
着し、これにより前記基板に前記外部引出用端子
を接続する工程と、前記基板上及び前記熱圧着さ
れた個所を樹脂によりコートする工程と、前記樹
脂より導出した銅の母材金属が露出せる外部引出
用端子の部分を前記樹脂に接する個所まで全体に
わたつて半田デイツプする工程とを有する混成集
積回路の製造方法にある。
成し他の部分は銅の母材金属が露出せる外部引出
用端子を用意する工程と、薄膜回路を形成した基
板の導電層の表面に前記外部引出用端子の前記熱
圧着接合部を直接重ね合せ後、加熱された圧着工
具により前記導電層と前記熱圧着接合部とを熱圧
着し、これにより前記基板に前記外部引出用端子
を接続する工程と、前記基板上及び前記熱圧着さ
れた個所を樹脂によりコートする工程と、前記樹
脂より導出した銅の母材金属が露出せる外部引出
用端子の部分を前記樹脂に接する個所まで全体に
わたつて半田デイツプする工程とを有する混成集
積回路の製造方法にある。
以下、本発明を実施例により説明する。第２図
ａにおいて、端子基体２を例えば0.25mm厚さの銅
の板材をエツチング又は打抜きによつて所望の形
状に成形し、しかる後、前記により得た端子基体
２の熱圧着接合部のみに柔軟かつ延展性のある金
属である金による金属層３を0.5〜2.0μｍの厚さ
に形成する。
ａにおいて、端子基体２を例えば0.25mm厚さの銅
の板材をエツチング又は打抜きによつて所望の形
状に成形し、しかる後、前記により得た端子基体
２の熱圧着接合部のみに柔軟かつ延展性のある金
属である金による金属層３を0.5〜2.0μｍの厚さ
に形成する。
次に、第２図ｂのように公知の方法により薄膜
回路を形成した基板１の導電層６の表面に、前記
端子の熱圧着接合部とを重ね合せた後、加熱され
た圧着工具５を端子４の接合しようとする部分に
押しあて、端子４を前記基板１に接合させる。
回路を形成した基板１の導電層６の表面に、前記
端子の熱圧着接合部とを重ね合せた後、加熱され
た圧着工具５を端子４の接合しようとする部分に
押しあて、端子４を前記基板１に接合させる。
次に第２図ｃのように前記端子４の接合部及び
基板１の表面を、例えばシリコン樹脂
KE1212ABC（信越シリコン(株)製）７をコートし
た後、150℃の恒温槽で30分乾燥する。続いて第
２図ｄのように端子全体にフラツクスを塗布し、
100℃のホツトプレート上で１分程度予備加熱を
行つた後、230℃の半田溶融槽に、端子が接続さ
れた基板全体を浸し、端子に半田８を付着させ
る。次に、基板全体を30℃程度の温水で洗浄した
後、70℃の恒温槽で30分乾燥する。このようにし
て、本発明による、混成集積回路を得ることがで
きる。
基板１の表面を、例えばシリコン樹脂
KE1212ABC（信越シリコン(株)製）７をコートし
た後、150℃の恒温槽で30分乾燥する。続いて第
２図ｄのように端子全体にフラツクスを塗布し、
100℃のホツトプレート上で１分程度予備加熱を
行つた後、230℃の半田溶融槽に、端子が接続さ
れた基板全体を浸し、端子に半田８を付着させ
る。次に、基板全体を30℃程度の温水で洗浄した
後、70℃の恒温槽で30分乾燥する。このようにし
て、本発明による、混成集積回路を得ることがで
きる。
本発明によれば、端子の熱圧着接合部は延展性
の優れた金を用いることにより、端子と基板との
接合強度は従来の端子基体の表面全面に金を形成
したものと同等であり、その他は半田で覆われる
ことにより、プリント板との接続も安定したもの
となり、経済性の非常に優れた、且つ、信頼性の
安定した混成集積回路を得ることが可能となる。
の優れた金を用いることにより、端子と基板との
接合強度は従来の端子基体の表面全面に金を形成
したものと同等であり、その他は半田で覆われる
ことにより、プリント板との接続も安定したもの
となり、経済性の非常に優れた、且つ、信頼性の
安定した混成集積回路を得ることが可能となる。
第１図ａ〜ｃは従来の混成集積回路の製造方法
を工程順に説明するための断面図、第２図ａ〜ｄ
は本発明による製造方法の工程順の断面図であ
る。 なお図において、１……基板、２……端子基
体、３……接合用金属層、４……端子、５……圧
着工具、６……導電層、７……シリコン樹脂、８
……半田、である。
を工程順に説明するための断面図、第２図ａ〜ｄ
は本発明による製造方法の工程順の断面図であ
る。 なお図において、１……基板、２……端子基
体、３……接合用金属層、４……端子、５……圧
着工具、６……導電層、７……シリコン樹脂、８
……半田、である。
Claims (1)
- １ 熱圧着接合部のみに金層を形成し他の部分は
銅の母材金属が露出せる外部引出用端子を用意す
る工程と、薄膜回路を形成した基板の導電層の表
面に前記外部引出用端子の前記熱圧着接合部を直
接重ね合せ後、加熱された圧着工具により前記導
電層と前記熱圧着接合部とを熱圧着し、これによ
り前記基板に前記外部引出用端子を接続する工程
と、前記基板上及び前記熱圧着された個所を樹脂
によりコートする工程と、前記樹脂より導出した
銅の母材金属が露出せる外部引出用端子の部分を
前記樹脂に接する個所まで全体にわたつて半田デ
イツプする工程とを有することを特徴とする混成
集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11652982A JPS596569A (ja) | 1982-07-05 | 1982-07-05 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11652982A JPS596569A (ja) | 1982-07-05 | 1982-07-05 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS596569A JPS596569A (ja) | 1984-01-13 |
| JPS6347348B2 true JPS6347348B2 (ja) | 1988-09-21 |
Family
ID=14689377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11652982A Granted JPS596569A (ja) | 1982-07-05 | 1982-07-05 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596569A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140167A (en) * | 1978-04-24 | 1979-10-31 | Nippon Electric Co | Method of producing integrated circuit device |
| JPS56124254A (en) * | 1980-03-05 | 1981-09-29 | Nec Corp | Indication device |
| JPS5776775A (en) * | 1980-10-30 | 1982-05-13 | Suwa Seikosha Kk | Method of soldering lead wire |
-
1982
- 1982-07-05 JP JP11652982A patent/JPS596569A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140167A (en) * | 1978-04-24 | 1979-10-31 | Nippon Electric Co | Method of producing integrated circuit device |
| JPS56124254A (en) * | 1980-03-05 | 1981-09-29 | Nec Corp | Indication device |
| JPS5776775A (en) * | 1980-10-30 | 1982-05-13 | Suwa Seikosha Kk | Method of soldering lead wire |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS596569A (ja) | 1984-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63182891A (ja) | 電気部品の導電端子をプリント回路導体に接続する方法 | |
| JPS601849A (ja) | 電子部品の接続方法 | |
| JPS6347348B2 (ja) | ||
| JPH0551179B2 (ja) | ||
| JPS5910250A (ja) | 混成集積回路の製造方法 | |
| JPH04212277A (ja) | プリント配線板への端子の接続法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JP2979880B2 (ja) | 複合リードフレームおよびその製造方法 | |
| JP2501668Y2 (ja) | 表面実装用電気部品 | |
| JPS638619B2 (ja) | ||
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPS643333B2 (ja) | ||
| JPH0528752Y2 (ja) | ||
| JPS6334281Y2 (ja) | ||
| JP3141682B2 (ja) | 複合リードフレーム | |
| JPH0311903Y2 (ja) | ||
| JP2537630B2 (ja) | 半導体装置の製造方法 | |
| JPH034044Y2 (ja) | ||
| JPS6341054A (ja) | 混成集積回路の接着方法 | |
| JPS624331A (ja) | ワイヤボンデイング方法 | |
| JPH0536760A (ja) | 電子回路装置 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JP2001351948A (ja) | 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法 | |
| JPH11163212A (ja) | 半導体素子搭載用基板フレームの製造方法 | |
| JPH0466384B2 (ja) |