JPS634661A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS634661A JPS634661A JP14697186A JP14697186A JPS634661A JP S634661 A JPS634661 A JP S634661A JP 14697186 A JP14697186 A JP 14697186A JP 14697186 A JP14697186 A JP 14697186A JP S634661 A JPS634661 A JP S634661A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- heat dissipation
- pellet
- bonding pad
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000008188 pellet Substances 0.000 claims abstract description 19
- 230000017525 heat dissipation Effects 0.000 claims description 28
- 230000005855 radiation Effects 0.000 abstract description 19
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- QSLFDILMORXPKP-UHFFFAOYSA-N (3-methylimidazol-3-ium-1-yl)-methylsulfanylphosphinate Chemical class CSP([O-])(=O)N1C=C[N+](C)=C1 QSLFDILMORXPKP-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 102000055046 tissue-factor-pathway inhibitor 2 Human genes 0.000 description 1
- 108010016054 tissue-factor-pathway inhibitor 2 Proteins 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置、特に、放熱フィンにモーストネガ
ティブ電位をとる技術に関し、例えば、ミニ・スフウェ
ア・プラスチック・パッケージを備えた低熱抵抗型半導
体装置（以下、ＭＳＰＩＣという、）に利用して有効な
技術に関する。
ティブ電位をとる技術に関し、例えば、ミニ・スフウェ
ア・プラスチック・パッケージを備えた低熱抵抗型半導
体装置（以下、ＭＳＰＩＣという、）に利用して有効な
技術に関する。
ＭＳＰＩＣとして、ペレットがボンディングされたタブ
に放熱フィンが一体的に形成されており、このフィンが
パッケージの外部に突設されているとともに、このフィ
ンにはパッケージの内部において凹凸面が塑性変形加工
されているものがある。
に放熱フィンが一体的に形成されており、このフィンが
パッケージの外部に突設されているとともに、このフィ
ンにはパッケージの内部において凹凸面が塑性変形加工
されているものがある。
そして、このＭＳＰＩＣにおいてはパッケージの外部に
突出されている放熱フィンにより放熱性が高められると
ともに、凹凸面によってリークパスが長く確保されるこ
とにより、耐湿性が高められることになる。
突出されている放熱フィンにより放熱性が高められると
ともに、凹凸面によってリークパスが長く確保されるこ
とにより、耐湿性が高められることになる。
なお、フィン付きフラット・パッケージ型ＩＣを述べで
ある例としては、日経マグロウヒル社発行［別冊マイク
ロデバイセズ磁２Ｊ１９８４年６月１１日発行 Ｐ２Ｓ
５、がある。
ある例としては、日経マグロウヒル社発行［別冊マイク
ロデバイセズ磁２Ｊ１９８４年６月１１日発行 Ｐ２Ｓ
５、がある。
しかし、このようなＭＳＰＩＣにおいては、グランド電
位を放熱フィンにとるべく、ペレットのグランド電極に
接続されたワイヤの他端を放熱フィンにボンディングす
る場合、凹凸面が形成されていることにより平坦面が少
ないため、所望のボンディングエリアを確保することが
できないという問題点があることが、本発明者によって
明らかにされた。
位を放熱フィンにとるべく、ペレットのグランド電極に
接続されたワイヤの他端を放熱フィンにボンディングす
る場合、凹凸面が形成されていることにより平坦面が少
ないため、所望のボンディングエリアを確保することが
できないという問題点があることが、本発明者によって
明らかにされた。
本発明の目的は、放熱フィン上に所望のボンディングエ
リアを確保することができる電子装置を提供することに
ある。
リアを確保することができる電子装置を提供することに
ある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
を説明すれば、次の通りである。
すなわち、放熱フィンにボンディングパッドをコイニン
グ加工により平坦面に形成し、このボンディングバンド
にワイヤの一端をボンディングするようにしたものであ
る。
グ加工により平坦面に形成し、このボンディングバンド
にワイヤの一端をボンディングするようにしたものであ
る。
前記した手段によれば、放熱フィン上に専用のボンディ
ングパッドが平坦面をもって形成されているため、ワイ
ヤは効果的にボンディングされることになる。
ングパッドが平坦面をもって形成されているため、ワイ
ヤは効果的にボンディングされることになる。
第１図は本発明の一実施例であるＭＳＰＩＣを示す平面
断面図、第２図は第１図の■−■線に沿う縦断面図であ
る。
断面図、第２図は第１図の■−■線に沿う縦断面図であ
る。
本実施例において、ＭＳＰＩＣＩは略正方形の板形状に
形成されているタブ２と、タブ２の対向する一方の２辺
に近接されて放射状に配設されている複数本のインナリ
ード３と、各インナリード３にそれぞれ一体的に連設さ
れて略り字形状に屈曲されている複数本のアウタリード
４とを備えており、タブ２には一対の放熱フィン５が他
方の２辺にそれぞれ配されて一体的に連設されている。
形成されているタブ２と、タブ２の対向する一方の２辺
に近接されて放射状に配設されている複数本のインナリ
ード３と、各インナリード３にそれぞれ一体的に連設さ
れて略り字形状に屈曲されている複数本のアウタリード
４とを備えており、タブ２には一対の放熱フィン５が他
方の２辺にそれぞれ配されて一体的に連設されている。
放熱フィン５は外方へ突出されるとともに、その外側端
部には複数本のアウタリード部６が（し歯形状に形成さ
れて、アウタリード４に略対応するように略り字形状に
屈曲されている。また、放熱フィン５の中間部には凹凸
面としての満７が複数条、コイニング加工（圧印加工）
等のような適当な手段より、放熱フィン５を略直角に横
断するように形成されている。
部には複数本のアウタリード部６が（し歯形状に形成さ
れて、アウタリード４に略対応するように略り字形状に
屈曲されている。また、放熱フィン５の中間部には凹凸
面としての満７が複数条、コイニング加工（圧印加工）
等のような適当な手段より、放熱フィン５を略直角に横
断するように形成されている。
そして、放熱フィン５の上面には複数個のボンディング
パッド８が溝７群中に配されて、その上面が平坦面にな
るようにコイニング加工により形成されている。このボ
ンディングパッド８はその平面形状が円形に形成されて
いるとともに、その面摺が後記するワイヤボンディング
作業に必要な最小面積に設定されている。
パッド８が溝７群中に配されて、その上面が平坦面にな
るようにコイニング加工により形成されている。このボ
ンディングパッド８はその平面形状が円形に形成されて
いるとともに、その面摺が後記するワイヤボンディング
作業に必要な最小面積に設定されている。
タブ上には集積回路を作り込まれたペレット９が適当な
手段によりボンディングされており、ペレット９の上面
における外周縁部には複数個の電°極パッド１０が略環
状に配されて形成されている。
手段によりボンディングされており、ペレット９の上面
における外周縁部には複数個の電°極パッド１０が略環
状に配されて形成されている。
これら電極パッド１０のうち信号回路等に接続されてい
るものはペレット９のインナリード３群端辺に配されて
おり、これらは各インナリード３との間にワイヤ１１を
ボンディングされて＄１１８各されている。したがって
、ペレット９の集積回路における信号回路等は電極パッ
ド１０、ワイヤ１１、インナリード３およびアウタリー
ド４を介して電気的に外部に引き出されるようになって
いる。
るものはペレット９のインナリード３群端辺に配されて
おり、これらは各インナリード３との間にワイヤ１１を
ボンディングされて＄１１８各されている。したがって
、ペレット９の集積回路における信号回路等は電極パッ
ド１０、ワイヤ１１、インナリード３およびアウタリー
ド４を介して電気的に外部に引き出されるようになって
いる。
他方、電極パッドのうち、グランドさせるべきパッド１
０ａはペレット９における放熱フィン５に対向する側縁
部に配設されており、これらグランド用のパッド１０ａ
は放熱フィン５上に形成されたボンディングバンド８と
の間にワイヤ１２をボンディングされて橋象各されてい
る。すなわち、ワイヤ１２はグランド用パッド１０ａに
第１ボンデイングされるとともに、放熱フィン５上のボ
ンディングパッド８に第２ボンデイングされている。
０ａはペレット９における放熱フィン５に対向する側縁
部に配設されており、これらグランド用のパッド１０ａ
は放熱フィン５上に形成されたボンディングバンド８と
の間にワイヤ１２をボンディングされて橋象各されてい
る。すなわち、ワイヤ１２はグランド用パッド１０ａに
第１ボンデイングされるとともに、放熱フィン５上のボ
ンディングパッド８に第２ボンデイングされている。
したがって、ペレット９の集積回路におけるグランド回
路は電極バンド１０ａ、ワイヤ１２、ボンディングバン
ド８、放熱フィン５およびそのアウタリード部６を介し
て外部に電気的に引き出されるようになっている。
路は電極バンド１０ａ、ワイヤ１２、ボンディングバン
ド８、放熱フィン５およびそのアウタリード部６を介し
て外部に電気的に引き出されるようになっている。
ここで、放熱フィン５にはボンディングパッド８が専用
的に形成されているとともに、ボンディングの実施に必
要な面積が確保されているため、ワイヤ１２についての
第２ボンデイングは放熱フィン５の機能を損なわずに、
適正かつ容易に実行されることになる。また、ボンディ
ングパッド８は円形に形成されているため、どの位置の
電極パッド１０ａからも略均等なボンディングエリアが
確保されることになる。
的に形成されているとともに、ボンディングの実施に必
要な面積が確保されているため、ワイヤ１２についての
第２ボンデイングは放熱フィン５の機能を損なわずに、
適正かつ容易に実行されることになる。また、ボンディ
ングパッド８は円形に形成されているため、どの位置の
電極パッド１０ａからも略均等なボンディングエリアが
確保されることになる。
そして、このＭＳＰＩＣＩは樹脂を用いてトランスファ
成形法等により略正方形の平盤形状に一体成形されたパ
ッド１３を備えており、このパッケージ１３により前記
タブ２、インナリード３、放熱フィン５の一部、ペレッ
ト９、ワイヤ１１および１２が非気密封止されている。
成形法等により略正方形の平盤形状に一体成形されたパ
ッド１３を備えており、このパッケージ１３により前記
タブ２、インナリード３、放熱フィン５の一部、ペレッ
ト９、ワイヤ１１および１２が非気密封止されている。
すなわち、放熱フィン５はバフケージ１３にその２側面
からアウタリード部６群が突出するように植設されてお
り、アウタリード４群はパッケージ１３の他の２側面か
らそれぞれ突出されている。そして、アウタリード４お
よびアウタリード部６はパンケージ１３の外部において
下方向に屈曲された後、水平外方向にさらに屈曲されて
いる。
からアウタリード部６群が突出するように植設されてお
り、アウタリード４群はパッケージ１３の他の２側面か
らそれぞれ突出されている。そして、アウタリード４お
よびアウタリード部６はパンケージ１３の外部において
下方向に屈曲された後、水平外方向にさらに屈曲されて
いる。
次に作用を説明する。
稼働中、ペレット９が発熱すると、ペレットは放熱フィ
ン５に一体となったタブ２に直接ボンディングされてい
るため、熱は放熱フィン５に直接的に伝播され、その放
熱フィン５の全体を通じて効果的に放熱されることにな
る。
ン５に一体となったタブ２に直接ボンディングされてい
るため、熱は放熱フィン５に直接的に伝播され、その放
熱フィン５の全体を通じて効果的に放熱されることにな
る。
また、放熱フィン５のアウタリード部６はこのＭＳＰＩ
ＣＩがプリント配線基板（図示せず）に搭載された状態
においてアース端子に電気的に接続されるため、ペレッ
ト９の回路はグランド用パッド１０ａ５ワイヤ１２、ボ
ンディングパッド８、放熱フィン５およびアウタリード
部６を通じて配線基板に接地されることになる。
ＣＩがプリント配線基板（図示せず）に搭載された状態
においてアース端子に電気的に接続されるため、ペレッ
ト９の回路はグランド用パッド１０ａ５ワイヤ１２、ボ
ンディングパッド８、放熱フィン５およびアウタリード
部６を通じて配線基板に接地されることになる。
一方、放熱フィン５が大きい間口をもってパフケージ１
３の外部に突出することにより、放熱フ耐湿性が低下す
ることが考えられる。
３の外部に突出することにより、放熱フ耐湿性が低下す
ることが考えられる。
しかし、本実施例においては、放熱フィン５にはパッケ
ージ１３の内部において溝７がフィン５を横断するよう
に形成されているため、耐湿性の低下は効果的に抑制さ
れることになる。すなわち、溝７により放熱フィン５に
おけるペレット９までのり−クパスが長くなるためであ
る。
ージ１３の内部において溝７がフィン５を横断するよう
に形成されているため、耐湿性の低下は効果的に抑制さ
れることになる。すなわち、溝７により放熱フィン５に
おけるペレット９までのり−クパスが長くなるためであ
る。
前記実施例によれば次の効果が得られる。
＋１１ 放熱フィンにボンディングパッドをコイニン
グ加工によって平坦面に形成することにより、ワイヤを
放熱フィンに適正にボンディングすることができるため
、ペレットの集積回路におけるモーストネガティブ電位
を放熱フィンにきわめて効果的にとることができる。
グ加工によって平坦面に形成することにより、ワイヤを
放熱フィンに適正にボンディングすることができるため
、ペレットの集積回路におけるモーストネガティブ電位
を放熱フィンにきわめて効果的にとることができる。
（２）放熱フィンに凹凸面を設けることにより、リーク
パスを長く設定することができるため、耐湿性を高める
ことができる。
パスを長く設定することができるため、耐湿性を高める
ことができる。
（３） ボンディングパッドを凹凸面内に配設するこ
とにより、そのパッド起重の自由度を確保することがで
きるため、最も有利な条件で、ワイヤを張設することが
できるとともに、凹凸面を設定することができる。
とにより、そのパッド起重の自由度を確保することがで
きるため、最も有利な条件で、ワイヤを張設することが
できるとともに、凹凸面を設定することができる。
（４） ボンディングパッドをワイヤボンディングに
必要な最小面積に設定することにより、放熱フィンの機
能の低下を抑制することができる。
必要な最小面積に設定することにより、放熱フィンの機
能の低下を抑制することができる。
（５） ボンディングパッドの平面形状を円形状に形
成することにより、どの位！の電極パッドからでも略均
等なボンディングエリアを確保することができるため、
回路等についての設計の自由度を高めることができる。
成することにより、どの位！の電極パッドからでも略均
等なボンディングエリアを確保することができるため、
回路等についての設計の自由度を高めることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、ボンディングパッドは複数のものをそれぞれ独
立して形成するに限らず、−連に形成してもよい。
立して形成するに限らず、−連に形成してもよい。
ボンディングパッドの形状は円形状（楕円形等を含む、
）に形成するに限らず、正方形、長方形、放熱フィンの
凹凸面は省略してもよい。
）に形成するに限らず、正方形、長方形、放熱フィンの
凹凸面は省略してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である樹脂封止型のＭＳＰ
ＩＣに通用した場合について説明したが、それに限定さ
れるものではなく、気密封止型のＭＳＰＩＣ等にも通用
することができる。
をその背景となった利用分野である樹脂封止型のＭＳＰ
ＩＣに通用した場合について説明したが、それに限定さ
れるものではなく、気密封止型のＭＳＰＩＣ等にも通用
することができる。
本発明は少なくとも、放熱フィン付きのパッドを有する
電子装置全般に通用することができる。
電子装置全般に通用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
て得られる効果を簡単に説明すれば、次の通りである。
放熱フィンにボンディングパッドをコイニング加工によ
って平坦面に形成することにより、ワイヤを放熱フィン
に適正にボンディングすることができるため、ペレット
の集積回路におけるモーストネガティブ電位を放熱フィ
ンにきわめて効果的にとることができる。
って平坦面に形成することにより、ワイヤを放熱フィン
に適正にボンディングすることができるため、ペレット
の集積回路におけるモーストネガティブ電位を放熱フィ
ンにきわめて効果的にとることができる。
第１図は本発明の一実施例であるＭＳＰＩＣを示す平面
断面図、 第２図は第１図のｎ−ｎ線に沿う縦断面図である。 １・・・ＭＳＰＩＣ（電子装置）、２・・・タブ、３・
・・インナリード、４・・・アウタリード、５・・・放
熱フィン、６・・・アウタリード部、７・・・溝（凹凸
面）、８・・・ボンディングパッド、９・・・ペレット
、１０．１０ａ・・・電極パッド、１１．１２・・・ワ
イヤ、１３・・・パッケージ。
断面図、 第２図は第１図のｎ−ｎ線に沿う縦断面図である。 １・・・ＭＳＰＩＣ（電子装置）、２・・・タブ、３・
・・インナリード、４・・・アウタリード、５・・・放
熱フィン、６・・・アウタリード部、７・・・溝（凹凸
面）、８・・・ボンディングパッド、９・・・ペレット
、１０．１０ａ・・・電極パッド、１１．１２・・・ワ
イヤ、１３・・・パッケージ。
Claims (1)
- 【特許請求の範囲】 １、放熱フィンにボンディングパッドがコイニング加工
によって平坦面に形成されており、ペレットに接続され
ているワイヤの一端がこのボンディングパッドにボンデ
ィングされていることを特徴とする電子装置。 ２、ボンディングパッドが、凹凸面内に配設されている
ことを特徴とする特許請求の範囲第１項記載の電子装置
。 ３、ボンディングパッドが、ワイヤボンディングに必要
な最小面積に形成されていることを特徴とする特許請求
の範囲第１項記載の電子装置。 ４、ボンディングパッドの平面形状が、円形状に形成さ
れていることを特徴とする特許請求の範囲第１項記載の
電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146971A JP2532843B2 (ja) | 1986-06-25 | 1986-06-25 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146971A JP2532843B2 (ja) | 1986-06-25 | 1986-06-25 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS634661A true JPS634661A (ja) | 1988-01-09 |
| JP2532843B2 JP2532843B2 (ja) | 1996-09-11 |
Family
ID=15419712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146971A Expired - Lifetime JP2532843B2 (ja) | 1986-06-25 | 1986-06-25 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532843B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382146A (ja) * | 1989-08-25 | 1991-04-08 | Hitachi Ltd | 半導体装置 |
| JPH0650341U (ja) * | 1992-12-02 | 1994-07-08 | 株式会社三井ハイテック | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147259U (ja) * | 1976-05-06 | 1977-11-08 | ||
| JPS55107250A (en) * | 1979-02-09 | 1980-08-16 | Hitachi Ltd | Electronic part, electronic part module and lead frame used for them |
-
1986
- 1986-06-25 JP JP61146971A patent/JP2532843B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147259U (ja) * | 1976-05-06 | 1977-11-08 | ||
| JPS55107250A (en) * | 1979-02-09 | 1980-08-16 | Hitachi Ltd | Electronic part, electronic part module and lead frame used for them |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382146A (ja) * | 1989-08-25 | 1991-04-08 | Hitachi Ltd | 半導体装置 |
| JPH0650341U (ja) * | 1992-12-02 | 1994-07-08 | 株式会社三井ハイテック | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2532843B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420460A (en) | Thin cavity down ball grid array package based on wirebond technology | |
| US8102037B2 (en) | Leadframe for semiconductor package | |
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| JPH07312405A (ja) | 半導体装置 | |
| KR20010037254A (ko) | 반도체패키지 | |
| KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2918574B2 (ja) | 半導体装置 | |
| JPS634661A (ja) | 電子装置 | |
| JPH03250653A (ja) | 半導体装置 | |
| JPH073848B2 (ja) | 半導体装置 | |
| JP2888183B2 (ja) | 樹脂封止型半導体装置 | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| KR100379083B1 (ko) | 리드온칩에어리어어레이범프드반도체패키지 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPS62224049A (ja) | 電子装置 | |
| KR20010058586A (ko) | 반도체패키지 및 이를 이용한 실장방법 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JPH11284119A (ja) | 半導体集積デバイスの放熱構造 | |
| JPH0382146A (ja) | 半導体装置 | |
| JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100342811B1 (ko) | 복수개의칩이내장된에어리어어레이범프드반도체패키지 | |
| TW456009B (en) | Electronic device for enhanced adhesion between heat spreader and package | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| JP2003007967A (ja) | 半導体装置およびその製造方法並びに実装構造体 | |
| KR20040061845A (ko) | 티이비지에이 패키지 및 몰딩 금형 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |