JPS634656A - 半導体装置用容器の接続用端子の半田付け前処理方法 - Google Patents

半導体装置用容器の接続用端子の半田付け前処理方法

Info

Publication number
JPS634656A
JPS634656A JP14679686A JP14679686A JPS634656A JP S634656 A JPS634656 A JP S634656A JP 14679686 A JP14679686 A JP 14679686A JP 14679686 A JP14679686 A JP 14679686A JP S634656 A JPS634656 A JP S634656A
Authority
JP
Japan
Prior art keywords
brazing
semiconductor device
etching
aqueous solution
fluoride aqueous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14679686A
Other languages
English (en)
Inventor
Sumio Nakano
澄夫 中野
Sumitoshi Shikama
鹿間 寿敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP14679686A priority Critical patent/JPS634656A/ja
Publication of JPS634656A publication Critical patent/JPS634656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、PGA(ピングリッドアレイ)、チップキャ
リア等の半導体装置用容器に、ピン及びリード等の接続
用端子を半田付けする際に使用される半田付は前処理方
法に関するものである。
[従来技術] 従来、−般的な半導体装置用容器はセラミlり材料によ
って形成された基体に接続用端子を銀ロー等によって半
田付けした構造を存している。
そして、このようにして製作された容器には、半導体装
置が取り付けられ、続いてワイヤボンディングにより半
導体装置及び接続用端子との間に配線が施される。以後
、キャップがガラスフリットを用いて基体上に取り付け
られる。
上記した接続用端子は半田付けの際、半田濡れ性の良い
材料で形成されなければならない。
[発明が解決しようとする問題点コ ところが、従来、半導体装置用容器の接続用端子として
用いられている「コバールJ或はr42合金」等は、ニ
ッケルを多量に含有しているためにガラス封止及びロー
付けの際、酸化してしまい半田濡れ性を大幅に失ってし
まうために高価な金等のメツキ処理を施さなければなら
ず、高価となると共に製作工程も煩わしい。
また、比較的安価な材料でしかもメツキ処理を必要とし
ないものとして銅を使用することも考えられるが、銅は
耐折曲げ性等の機械的強度及び硬度の面で滴定のいく機
能が得られない。
[発明の目的コ 本発明の目的は半田濡れ性及び機械的強度の点で十分な
特性を有する半導体装置用容器の接続用端子の半田付は
前処理方法を提供することを目的とする。
[発明の構成コ 本発明は、半導体装置を搭載するための基体に取付けた
複数の接続用端子を有する半導体装置用容器の製造方法
において、Siをマトリックス成分とし、銅(Cu)を
含む部材をロー付けした後、フッ化物水溶液でエツチン
グすることにより半導体装置用容器の半田濡れ性の良好
で且つ、Siをマトリックス成分とし且つ、銅を含む接
続用端子を基体に強固に取り付けることができる。
[実施例コ 以下本発明を実施例に沿い説明する。
本発明ではピン或はリード等の接続用端子として、St
を含有(マトリックス成分)したCu部材、即ち、Cu
合金を使用する。
このマトリックス成分であるStはCuの機械的強度を
高めるために析出効果を得る上で不可欠の成分であるが
、このSiはロー付は時に炉中の水分と反応(SI+O
□)して5102となり表面に5102層を形成する。
そして、この5102の層は半田付は時の半田濡れ性を
悪化させる。
しかし、このマトリックス成分としてのSiの酸化反応
は現在実用される銀ロー付は工程では、銀ロー付は温度
が830〜300°Cである。また、Si+Ox→5I
02の反応は自由エネルギーが低いため、炉中の露点(
Dp)の可能な管理レベルDpニー50°Cにおいても
生じるため% 5102の形成は実際上回避できない。
そこで、本発明では、ロー付は工程で形成されたSIO
をロー付は後に他のCu−Ag等の金属のエツチングを
最小限に抑え、5102のみを除去するために、10〜
30℃のフッ化物水溶液、例えば50〜200 gA’
のフッ化アンモニア液を選択した。次に、このフッ化物
水溶液に10〜200秒浸漬した後、水洗し、乾燥させ
た。このような工程を経ることによって、ロー付は時に
形成された5fOzの層は完全に除去されて表面を清浄
化できることが判明した。この結果ピン、リードなどの
接続用端子の半田濡れ性を良好に維持できた。尚、この
エツチングの際、金属は殆んど溶解しないことが確認で
きる。
[発明の効果コ 本発明によれば、Siをマトリックス成分としたCuリ
ード或はピンのロー付は時に発生するS+02の層をロ
ー付は後に確実に除去して良好な半田濡れ性を維持でき
るので、十分な折曲げ強度等の機械的性質を何するピン
(リード)を比較的安価に提供することが可能となり、
半導体装置用容器の製作コストも低減できる効果を有す
る。
〆′−一

Claims (1)

    【特許請求の範囲】
  1. (1)半導体装置を搭載するための基体及び該基体に取
    り付けられた接続用端子とを有する半導体装置用容器に
    おける前処理方法において、前記接続用端子として、S
    iをマトリックス成分としたCu部材を用い、該部材を
    ロー付けした後、フッ化物水溶液でエッチングすること
    を特徴とする半導体装置用容器の接続用端子の半田付け
    前処理方法。
JP14679686A 1986-06-25 1986-06-25 半導体装置用容器の接続用端子の半田付け前処理方法 Pending JPS634656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14679686A JPS634656A (ja) 1986-06-25 1986-06-25 半導体装置用容器の接続用端子の半田付け前処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14679686A JPS634656A (ja) 1986-06-25 1986-06-25 半導体装置用容器の接続用端子の半田付け前処理方法

Publications (1)

Publication Number Publication Date
JPS634656A true JPS634656A (ja) 1988-01-09

Family

ID=15415729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14679686A Pending JPS634656A (ja) 1986-06-25 1986-06-25 半導体装置用容器の接続用端子の半田付け前処理方法

Country Status (1)

Country Link
JP (1) JPS634656A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149802A (en) * 1989-10-06 1992-09-22 Mercian Corporation Process for producing azetidinone derivatives

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149802A (en) * 1989-10-06 1992-09-22 Mercian Corporation Process for producing azetidinone derivatives

Similar Documents

Publication Publication Date Title
US6669077B1 (en) High-strength solder joint
US5906312A (en) Solder bump for flip chip assembly and method of its fabrication
JP3537417B2 (ja) 半導体装置およびその製造方法
JPS63130739A (ja) 半導体機器リ−ド材又は導電性ばね材用高力高導電銅合金
US8012886B2 (en) Leadframe treatment for enhancing adhesion of encapsulant thereto
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JPS634656A (ja) 半導体装置用容器の接続用端子の半田付け前処理方法
JP2004514559A (ja) ぬれ性の改善された鉛非含有合金
JP4667637B2 (ja) 電子部品の接合方法
JPS6242037B2 (ja)
JP2000012762A (ja) 耐食性に優れる電気電子機器用部品材料、及びその製造方法
JPS62131526A (ja) 金めつきされた電子部品
KR100840444B1 (ko) 전자부품
JPH04215463A (ja) ガラス封止パッケージ端子へのメッキ方法
JPS60217693A (ja) 電子部品用リ−ド線
KR100464905B1 (ko) 리드프레임 표면처리 방법
JPH0319702B2 (ja)
KR100664424B1 (ko) 전자부품 및 그 제조방법 그리고 제조장치
JP4787462B2 (ja) 絶縁性下地上の導電性被覆物の製造法およびこの種の被覆された下地
JP2553265B2 (ja) Tab用テープキャリア
JPH08209359A (ja) Icパッケージ
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法
JPS6153434B2 (ja)
JPS6360549A (ja) 金の導電層を有する電子部品
JPS6263454A (ja) 半導体装置用容器及びその製造方法