JPS6342902B2

JPS6342902B2 -

Info

Publication number: JPS6342902B2
Application number: JP55112270A
Authority: JP
Inventors: Eichi Riao Henrii
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1979-08-24
Filing date: 1980-08-14
Publication date: 1988-08-26
Also published as: DE3069867D1; JPS5633648A; US4259694A; EP0024902A3; EP0024902A2; EP0024902B1

Description

【発明の詳細な説明】本発明は、中間調画像を得る再網かけ回路及び
その方法に関する。

複写業界及び印刷業界においてしばしば要求さ
れていることは、中間色を複写することができな
い印刷装置において写真により作成されるような
連続調画像を複写することである。このような印
刷装置の例としては新聞用印刷装置、オフイス用
複写機が一般的である。グレイスケール原画の適
正な複写はハーフトーン処理技術により達成する
ことができる。この場合、コピーは黒及び白のド
ツトマトリツクスで構成される。黒ドツトが白ド
ツトに比べて大きさが大きい場合には、暗い方の
グレイ領域を表わし、一方白ドツトの大きさが比
較的大きい場合には明るい方のグレイ領域を表わ
す。

原画自体がハーフトーンを示すものである場合
には写真その他同類のものに比べてさらに困難な
問題が生じる。ハーフトーン原画からハーフトー
ンコピーを作成する場合には、その原画スクリー
ンは多量の無情報内容を生じ、それが複写処理と
反応してドツトの形状及び大きさが不規則でかつ
きめ及びグレイスケールのないモアレパターンが
形成されるので、画質が低下する。

ハーフトーン原画の複写画質を改善する一般的
な方法は、ハーフトーン処理技術により形成され
るそのスクリーン周波数をフイルタにより除去す
ることである。ラスタ走査装置におけるこのフイ
ルタ装置は通常ハーフトーン原画をアナログ電圧
に変換するラスタ入力走査装置と、電気信号の高
周波成分を減衰させるアナログフイルタと、アナ
ログ電圧をハーフトーン表現に変換するハーフト
ーンスクリーナ（網かけ装置）と、ハードコピー
を作成するための印刷機とから成つている。この
装置における１つの問題は、スクリーン周波数の
低域通過フイルタによるフイルタ処理は、そのハ
イライト部及び先鋭縁部の大部分をフイルタで除
去してしまうことであり、このフイルタ処理がな
ければコピーにそれが複写されてしまうだろう。
この結果、ピンボケあるいは洗に流されたハーフ
トーン複写画像がえられる。

これとは別の装置として、ラスタ入力走査装置
のアナログ電圧を通常１画素当り６ビツト以上の
デジタル表示に変換するものがある。このデジタ
ル表示されたデータ流は、ハーフトーンスクリー
ン周波数をフイルタにより除去するためのある種
の２次元デジタルフイルタにより処理される。各
画素のデジタル表示には通常フイルタ処理の一部
として重み因子が乗算されるので、この処理技術
は多くの時間を要しまた比較的多くのハードウエ
アを必要とする。この低域通過フイルタ処理によ
りデジタル化する場合にもハイライト部及び先鋭
縁部が欠除する。

業界が要求するものは、比較的簡単な回路で実
現でき、そのコピーのデイテールを適当に維持す
る高速のハーフトーン画像複写方法である。

本書で述べるハーフトーン再網かけ（リスクリ
ーン）方法は、ハーフトーン画像を周知の手段に
よりアナログ電圧に変換するラスタ入力走査装置
から成る。その後このアナログ電圧はスレツシヨ
ルド処理（２値化）されて１画素当り１ビツトの
ビデオ信号を発生し、この信号は再網かけ（リス
クリーン）回路の２つの通路、すなわち低域通過
フイルタ通路及び縁部抽出通路の入力として用い
られる。この入力ビデオ信号をスレツシヨルド処
理して１画素当り１ビツトのデジタル表示を形成
する場合、原画の色値は黒か白かのいずれかであ
るので情報の損失はほんのわずかであり、走査解
像度はハーフトーンスクリーン周波数の少なくと
も４倍である。しかしながら、走査される点が白
ドツトと黒ドツトとの間の過渡点であるときには
情報の損失があるかもしれない。この場合、その
アナログ表示は１ビツトの黒画素か白画素にスレ
ツシヨルド処理（２値化）されなければならな
い。このような画素は数的にはほとんどなく、比
較的大きな積分領域により補償される。

低域通過フイルタ通路は領域積分器であり、こ
の積分器は、本書の実施例では問題の画素を囲む
９ビツト×７ビツトの領域において１のビツト及
び０のビツトを勘定して６ビツトワードとして表
現される０から63までの値を発生する。

縁部抽出回路は、さらに複雑なアルゴリズムを
使用し、このアルゴリズムが問題の画素を囲む６
ビツト×７ビツトのマトリツクスが白から黒へ又
は黒から白へ変わる縁部過渡領域にある割合を決
定し、さらにこの過渡領域が水平方向又は垂直方
向のいずれの方向に形成されているかを決定す
る。このアルゴリズムは、これらのマトリツクス
から変化の方向及び率を決定し、そこから画像縁
部の変化方向及び率を表わす５ビツト（正符号）
信号を発生する。

最終操作として領域積分出力は縁部抽出回路の
出力に加えられ、その結果０から63まで変る１画
素当り６ビツトの信号が得られる。この原画のグ
レイスケール表現では、モアレパターンは最小と
なり、像デイテールが大きくなり、縁部の先鋭度
が増大し、またハードコピーを作成するための各
種のスレツシヨルド処理装置又はハーフトーンス
クリーナ（網かけ装置）に送ることができる形状
になる。この場合には通常のデジタルフイルタ処
理方法に必要なグレイスケール重み情報は存在し
ないので、この再網かけ方法を実現するのに必要
な回路は比較的簡単であり、高速動作を実現でき
る。さらに、得られるハーフトーンコピーはモア
レパターンが最少であり、かつグレイスケールと
縁部先鋭度が適正であり、原画の適当に忠実な複
写となる。

以下、本発明を図面について説明する。本発明
の理論は、第１Ａ図ないし第１Ｄ図の電圧波形を
参照すると極めて容易に説明することができる。
波形１Ａは、ラスタ入力走査式装置が明グレイ領
域と暗グレイ領域との間の急激なスレツシヨルド
点を横切つて走査することにより連続調写真原画
を走査した場合に得られる出力を表わしたもので
ある。白から黒までの変化に対応する０から63ま
でのフルスケールの変化を仮定すると、波形１Ａ
は明グレイ領域から暗グレイ領域にかけてのアナ
ログ電圧過渡波形である。

本発明では、原画はハーフトーン原画であると
仮定し、さらに走査装置の出力はスレツシヨルド
処理されるものと仮定する。従つて、実際の“原
画”信号は、第１Ａ図の電圧の明グレイ部分では
白すなわち０の画素が優勢であり、暗グレイ部分
では１すなわち黒の画素が優勢である信号となる
だろう。この１画素当り１ビツトの信号が第２図
の回路に加えられる。

第２図の領域積分器１０は原画縁部波形１Ａを
処理して低域通過フイルタ処理された原画縁部電
圧波形１Ｂを発生する。同時に、原画の縁部電圧
波形１Ａは縁部抽出回路１１に加えられて検波さ
れた原画の縁部電圧波形１Ｃを発生する。最後
に、波形１Ｂと１Ｃとが第２図の加算接合部１２
で相互に加えられて第１Ｄ図に示すような縁部強
調波形を発生する。

第１Ａ図ないし第１Ｄ図の波形はアナログ形状
で示してあるが、あらゆる場合でもデジタル信号
である。前述したように、原画の縁部電圧波形１
Ａは原画のハーフトーン画像の１画素当り１ビツ
トのハーフトーン表現である。第１Ｂ図は領域積
分器により形成された０から63まで変化する像の
６ビツトデジタル表現である。第１Ｃ図は１画素
当り符号を含む一連の５ビツトの信号であり、こ
の信号は正方向及び負方向に検波された縁部を表
わし、その平均は理論上０になる。最後に、第１
Ｄ図の波形は波形１Ｂと１Ｃとの和であり、０か
ら63まで変化する一連の６ビツトデジタル数とし
て表わされている。

波形１Ｂ及び１Ｃの和は、後述するように、簡
単な算術的加算であるが、複雑な関数であつても
よい。いずれの場合にも、加算操作の結果は、第
１Ｄ図に示すように、０から63までの数値に制限
される。純粋な白又は黒の実際の画像データはこ
の制御によつて低下しないのでこの制御によつて
情報の大きな損失が生じることはない。

第２図に示すように加算接合部１２の出力は１
画素当り６ビツトのグレイスケール表現となり、
スレツシヨルド処理され、網かけされ又はいずれ
かの周知の印刷方法に直接使用される。

第３図は、領域積分器が各画素について１つの
値を計算する方法を示したものである。この各画
素の値は第３図のＮで表示されており、これは問
題の画素を囲む７ビツト×９ビツトの領域（７×
９ビツト領域）に含まれる“１”のビツトを単に
計数するだけで決定される。

第３図に示すように、この７×９ビツト領域は
１つの走査解像力及びスクリーン解像力の範囲に
対して２つの白のハーフトーンドツト及び２つの
黒のハーフトーンドツトを有する。前述の実施例
を１つの数値例として使用すると、ラスタ入力走
査装置は、2.54cm（１インチ）当り480画素を発
生し、それにより第３図に示す画像パターンは、
１つのハーフトーン原画のこのような走査から得
られ、水平方向に１インチ（約2.54cm）当り約60
個のドツトを含む。領域積分器は、この領域に第
３図に示すように少なくとも２つの白のドツトと
黒のドツトが含まれるならば、適正に動作する。
従つて、この特定の実施例はハーフトーンスクリ
ーンが2.54cm（１インチ）当り約60若しくはそれ
以上のドツトを有する場合に、適正に動作するで
あろう。一方、ハーフトーンスクリーンが2.54cm
（１インチ）当り約60以下のドツトを有する場合
には、テキストは再網かけ（リスクリーン）を必
要とすることはない。このように、この実施例に
ついて行なわれる数値の選択は実際の印刷用途に
最適なものである。

７×９ビツト画素を選択する別の利点は、両方
向に奇数個のビツトがあり、そのため中央の画素
を処理することができる点であり、またこのマト
リツクス内に含まれるビツトの総数は正確な６ビ
ツトの２進数によつて表現されることである。

領積積分器は単にマトリツクスのビツト数を勘
定してそれを第２図の加算接合部１２に伝送する
ためだけのものである。

第２図の縁部抽出回路１１は第４図及び第５図
に示す式に従つて動作する。この第１動作は問題
のビツトＮが垂直縁部に位置しているかどうか、
黒から白へ又は白から黒へのいずれに向かつてい
るかを決定することであり、さらに黒から白へ又
は白から黒への過渡変化率の数値を決定すること
である。これは第４図に示すように第１の組の中
間値ｄ１ｘ及びｄ２ｘを発生することにより行な
われる。

C_2,3,4−C_5,6,7の値は、第３図の第２列、第３列
及び第４列又は第５列、第６列及び第７列の黒の
画素の数をそれぞれ加算することにより計算され
る。処理すべき第３図のマトリツクスの特定部分
には第４図に示すようにＸ１ないしＸ４と表示さ
れた４つのモードが考えられる。モードＸ１とＸ
３との間の相違はＸ１が黒から白への過渡状態を
示す正の数となり、一方Ｘ３が白から黒への過渡
状態を示す負の数となることである。いずれの場
合にも、ｄ１ｘは式（４−１）に示すように第２
列、第３列及び第４列の和から第５列、第６列及
び第７列の和を減算したものとして定められてい
る。また、その数の絶対値は第１Ａ図の波形の立
上り区間の傾斜に対応する縁部の傾斜を表示する
ものである。ｄ２ｘの計算は、第２列ないし第７
列の代わりに第３図の第１列ないし第６列を用い
ることを除きｄ１ｘの計算と同一である。ｄ２ｘ
を計算するために処理されるべき第３図のマトリ
ツクスの部分はＸ２及びＸ４として示され、ｄ２
ｘを計算するために用いられる式は（４−２）で
表示されている。最後に、式（４−３）に示すよ
うに、dxの値はｄ１ｘの絶対値又はｄ２ｘの絶
対値のいずれか大きい方に等しくなるように設定
される。

水平方向縁部の大きさ及び方向も同様にモード
Ｙ１ないしＹ４及び式（４−４）ないし（４−
６）に示すように計算される。

この点において、式（４−１）ないし（４−
６）の結果が矛盾するか又は矛盾しないかどうか
について留意されたい。たとえば、この計算によ
つて画素ＮがモードＸ１に示すように垂直縁部の
黒の側にあり、かつモードＹに示すように水平縁
部の上方の黒側にあることが示されるならば、矛
盾は生じなく、いずれの場合にも画素Ｎにおいて
黒の縁部補正が加えられる。すなわち、第２図に
よれば、縁部抽出ブロツク１１において発生され
る黒の縁部補正は領域積分器２０の出力に加えら
れる。他方、計算によつて問題の画素Ｎがモード
Ｘ２で示すように垂直縁部の白の側にあり、しか
もモードＹ１で示すように水平縁部の黒の側にあ
ることが示されるならば、画素Ｎの補正が黒であ
るか白であるかについての疑問がいくらかある。
さらに別の計算を後述する規則を利用してこの実
施例について行なつた。

各モード（Ｘ１ないしＹ４）及びＸモード及び
Ｙモードの最大値（dx及びdy）の数値を決定し
た後、第６図、第７図及び第８図の式が、最終画
像に加えられる縁部強調の値を計算するために用
いられる。

dxがdyよりも大きいか又は等しいならば（い
ずれか１つのモードの絶対値がＹモードの絶対値
のいずれかよりも大きいか又は等しいならば）縁
部強調は第６図に示すように計算される。

まず、Ｘモードをその最高値に一致させるよう
選択する。Ｘ１が選択されたと仮定してその選択
を第６図の最初の２行に狭める。次に、Ｙ１及び
Ｙ４の値を検査する。この点において、モードＸ
１、Ｙ１及びＹ４の補正値は相矛盾しないことに
留意されたい。これらのモードはすべての黒の縁
部強調を生じる。言換えれば、本書に示す縁部強
調アルゴリズムは矛盾補正値を無視している。こ
の実施例を続けるために、Ｙ１の値がＹ４よりも
大きいと仮定する。そこで第６図の第１行が選択
される。d_XY＝ｄ１の場合には最終計算値はＮ（積
分領域）＋dxyになる。

最初に、dyがdxよりも小さいならば、第７図
の表が同様に利用される。すべての場合におい
て、Ｎに対して補正値（ｄ１ないしｄ４）が加算
又は減算される。最終的に、これらのｄ１ないし
ｄ４の値は第８図で示すように計算される。この
計算値は縁部強調のための相いガイドラインにす
ぎない。実際の縁部補正値は経験的に決定されて
PROMに記憶される。

第９図は第６図及び第７図を要約したものであ
つて、各種モードについて補正値（ｄ１ないしｄ
４）が用いられていることを示している。

第１０図は、ラインバツフア２０の概略図であ
り、このラインバツフア２０はデータを７つの９
ビツトシフトレジスタ２１のブランクに供給する
ために用いられる。各ラインバツフア２０は、少
なくとも１つの11インチラスタ走査の内容である
5280ビツト以上を含む。各ビツトが第１ラインバ
ツフアにシフトされると、１つのビツトが各ライ
ンバツフアから次のバツフア及び各レジスタ２１
内にクロツクされる。こうして、シフトレジスタ
２１の全バンクの内容が第３図、第４図及び第５
図のマトリツクスに必要とされるデータとなる。
レジスタ２１はそれぞれ回路の他の部分に７×９
ビツトマトリツクス値を供給するための９つの出
力線Ｃ０ないしＣ８を有する。

Ｘ（列）方向における縁部強調値は、第１１図
の回路により計算される。同一の回路（図示せ
ず）がＹ（行）方向縁部強調値を計算するために
用いられる。

全部で７つのシフトレジスタの各々からＣ０な
いしＣ８を介して発生された９つの出力は９つの
ROM２２に接続され、このROM２２は、最高
７までのビツト数を対応する８進数に変換するデ
コーダとして実現される。その後、これらのデコ
ーダROMの出力がROM２３の第２行のアドレ
ス入力として用いられ、このROM２３は加算器
として実現されてその総数を与える。この図で示
すように、１つのROM２３がアドレスされてＣ
１、Ｃ２及びＣ３の総数を与え、さらに次の
ROM２３がアドレスされてＣ４、Ｃ５及びＣ６
その他の総数が与えられる。しかしながら、
ROM２３の21個の可能な出力は５ビツトの出力
により表わされる。４つのROMから得られる全
部で20ビツトの信号は、ROM２５に入力される
前にラツチ２４にラツチされ、このROM２５
は、第６図の式（４−２）のC_1,2,3−C_4,5,6又は式
（４−１）のC_2,3,4−C_5,6,7のいずれかを計算するた
めの加算器として実現される。この差は最大21個
の正符号信号となることができ、通常これには６
ビツト出力が必要とされる。しかしながら、この
21個の可能な出力は16個の出力（正符号）にマツ
プされて、ROM２５の各々が簡単な表現のため
に５ビツトの出力を持つようにする。この16個の
出力は、４ビツトの16進数表現ではなく抽出縁部
のステツプ数を表わす。縁部ステツプの正確な値
はROM３３に記憶される。

第１２図を参照すると回路の他の部分が示され
ている。まずROM２６がｄ２ｘの絶対値をｄ１
ｘの絶対値と比較し、ｄ２ｙの絶対値をｄ１ｙの
絶対値と比較して、いずれの場合にも大きい方を
選択する。これらの２つの出力は次にラツチ２７
を介してラツチされ、コンパレータ２８において
比較され、このコンパレータの出力は、Ｘ又はＹ
のいずれが大きいかを示す１ビツトのフラグであ
る。ROM２６はｄ１ｘ又はｄ２ｘ及びｄ１ｙ又
はｄ２ｙの絶対値のいずれが大きいかを決定して
１つの表示ビツトをラツチ２７に送る。最後に、
ROM２９がラツチ２７からの全部で４つの符号
ビツトｄ１ｘ，ｄ２ｘ，ｄ１ｙ，ｄ２ｙと、ｄ１
ｘ又はｄ２ｘ及びｄ１ｙ又はｄ２ｙのいずれが大
きいかを示すビツトと、最大の絶対値がＸ又はＹ
の値のいずれであるかを示すコンパレータ２８か
らのビツトとを受取り、これらのビツトを利用し
て第６図及び第７図の表において縁部強調に利用
する行を決定する。

特に、コンパレータ２８の出力は第６図及び第
７図の表のいずれを利用すべきかを決定し、その
適当な表において、ROM２６の出力の最大値の
ビツトが各ラツチ２７の２つの符号ビツトととも
にその選択を、選択した表の１つの行に狭める。

この最終ステツプは、Ｎ±dxyとなる最終的な
縁部補正値を計算することである。最初に、
ROM２９は、各マルチプレクサ３０を制御して
dx及びdyの補正値をラツチ３１からラツチ３２
を介してROM３３に伝送する。このROM３３
は、第８図の選択した計算を行なう２乗平均値を
計算するよう実現される。

Ｎを計算するために、第１１図のROM２２の
Ｃ０，Ｃ１及びＣ８の出力はROM３４において
１つのサブトータルを出し、それがラツチ３５を
介してラツチされ、ROM３６においてROM３
７の出力に加えられる。このROM３７の出力
は、第１１図のROM２３の出力において得られ
るC_2,3,4の値とC_5,6,7との値を加えたものである。
この結果得られたROM３６の出力はＮの１つの
値となり、これがラツチ３９と３８を介してラツ
チされ、この値に対してROM３３からのdxyの
値を加算又は減算する。この動作の符号はROM
２９からの“dxy符号”出力ビツトにより決定さ
れる。

これらの概略図では、ROM装置は、他の型式
の装置が実現できるような各種の機能に利用され
ている。たとえば、ROM２２の機能はエンコー
ダにより実現することができる。同様に、ROM
２５の代わりにALU（演算論理装置）を用い、バ
ツフア２０及びシフトレジスタ２１の代わりにメ
モリ装置が用いることができる。しかしながら、
すべての場合において、第７図の計算をどの場合
に行なおうとも回路の動作は不変である。この実
施例では高速性及び低コストの点からROMを選
択している。

上記計算は、視覚上の効果を改善するために変
更してもよい。たとえば、二乗平均値は正確な数
学的な値に限定される必要はなく、ROMを再プ
ログラムして、いずれの場合にもその出力を遮切
つて良好な最終コピーを作成するようにし、又は
あるPROM場所をゼロにすることによりハーフ
トーンドツトによる小さな縁部変化を消去するよ
うにすることにより変更することができる。また
種々の加算及び減算も同様に変更することができ
る。PROMを使用する場合には、ALU、デコー
ダ等よりも大きな利点がある。というのは
PROMは設計サイクルのいずれの点においても
その装置を種々の入力パラメータ又は出力パラメ
ータに“一致”させるようにプログラムできるか
らである。デコーダ及びALUは、高価な回路再
設計を行なうだけでその出力を変更することがで
きる。

本発明は、上記実施例のいずれかに限定される
ものではなく、本発明の精神及び技術的範囲から
逸脱しない変更及び修正はすべて特許請求の範囲
により包囲されることを意図するものである。

【図面の簡単な説明】

第１Ａ図ないし第１Ｄ図は、１次元における本
発明の縁部強調方法の効果をわかりやすく示すた
めに描いた波形の図である。第２図は、再網かけ
装置の全ブロツク図である。第３図は、代表的な
７ビツト×９ビツトの原画像部分を示す図であ
る。第４図は、垂直方向の縁部計算を示す図であ
る。第５図は、水平方向の縁部計算を示す図であ
る。第６図は、Ｘモードが優勢である場合に利用
すべき計算のマトリツクスを示したものである。
第７図は、Ｙモードが優勢である場合に利用すべ
き計算のマトリツクスを示したものである。第８
図及び第９図は、モード選択を決定するための１
組の式を示したものである。第１０図、第１１図
及び第１２図は、利用する回路の概略図である。１０……領域積分器、１１……縁部抽出回路、
１２……加算接合部、２０……７ラインラスタ走
査画像バツフア、２１……直列入力並列出力シフ
トレジスタ、２２……列加算PROM、２３……
３列加算PROM、２４，２７，３１，３５，３
８，３９……８ビツトラツチ、２５，２６，２
９，３３，３４，３６，３７……ROM、２８…
…コンパレータ、３０……マルチプレクサ。

Claims

【特許請求の範囲】１１画素当り１ビツトの入力画像データを１画
素当り多数のビツトのグレイスケール出力画像デ
ータに変換する再網かけ回路において、該入力ビ
ツトを含みかつそのビツトを囲むある状態の入力
ビツト数を勘定する積分器と、該入力ビツトを含
みかつそのビツトを囲む入力画像ビツトの明暗の
垂直方向及び水平方向における変化率を計算する
ことにより、縁部補正値を決定する縁部抽出手段
と、前記積分器により得た総数と前記縁部抽出手
段により得た値とを加えて前記１画素当り多数の
ビツトのグレイスケール出力を発生することを特
徴とする回路。２前記縁部抽出手段は；該入力ビツトが第０列
ないし第８列、第１行ないし第７行の入力ビツト
マトリツクスの中心ビツトとして定められている
場合；第１行ないし第７行（第１列ないし第７
列）の第２列、第３列及び第４列（第２行、第３
行及び第４行）におけるある状態の入力ビツト数
と第５列、第６列及び第７列（第５行、第６行及
び第７行）の同じ状態の入力ビツト数との差を決
定する第１回路と；第１行ないし第７行（第１列
ないし第７列）の第１列、第２列及び第３列（第
１行、第２行及び第３行）におけるある状態の入
力ビツト数と第４列、第５列及び第６列（第４
行、第５行及び第６行）における同じ状態の入力
ビツト数との差を決定する第２回路と、前記ビツ
ト数の差から縁部補正値を計算する第３回路とを
有することを特徴とする特許請求の範囲第１項記
載の装置。３前記積分器は、該入力画素を囲む７行×９列
のマトリツクスにおけるある状態の入力ビツト数
を勘定することを特徴とする特許請求の範囲第２
項記載の装置。４前記第３回路は、１つの列の差と１つの行の
差から４つの２乗平均値を決定し、かつ該２乗平
均値を前記積分器が発生した総数に加算すべきか
又はその総数から減算すべきかを決定することを
特徴とする特許請求の範囲第２項記載の装置。５１画素当り１ビツトの入力ビツトが第０列な
いし第８列×第１行ないし第７行の入力ビツトマ
トリツクスの中心ビツトとして定められている場
合、その１画素当り１ビツトの入力画像データを
１画素当り多数のビツトのグレイスケール出力画
像データに変換する方法において、前記マトリツクスにおけるある状態のビツト数
を勘定し、最初に、第１行ないし第７行において第２列、
第３列及び第４列と第５列、第６列及び第７列と
のビツト数の差、並びに第１列、第２列及び第３
列と第４列、第５列及び第６列とのビツト数の差
を決定し、次に、第１列ないし第７列において第２行、第
３行及び第４行と第５行、第６行及び第７行との
ビツト数の差、並びに第１行、第２行及び第３行
と第４行、第５行及び第６行とのビツト数の差を
決定し、さらに、１つの行の差と１つの列の差から４つ
の２乗平均値を決定し、該２乗平均値の１つを前記ある状態におけるビ
ツトの総数と加算又は減算することから成る方
法。