JP3428822B2 - 画像処理装置及び画像処理方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像処理装置に関
し、特に１画素ｍ（ｍは２以上の整数）ｂｉｔ画像をｍ
ｂｉｔよりも少ないｂｉｔ数の画像（ｍ＞ｎ）へ階調変
換処理する画像処理装置に関する。

【０００２】

【従来の技術】中間調表現をおこなうための画像形成手
法として誤差拡散方（以後ＥＤと呼ぶ）や平均濃度保存
法（以後ＭＤと呼ぶ）などが一般に知られている。これ
らは、少ない階調数を用いて面積階調表現することによ
り、マクロ的に中間調を表現しようとするものである。
つまり、疑似中間調表現法である。これは、少ない階調
数で画像形成できるために、画像データを扱うハードウ
ェアへの負荷を低減できるといった効果がある。

【０００３】

【発明が解決しようとする課題】しかしながら、ハード
ウェアの簡略化及びネットワークを介すシステムを考慮
して画像の階調数を減らしていくと、特に１ｂｉｔの画
像形成時において、図１９に示したような、はき寄せや
テクスチャといった問題点が発生していた。これは、Ｅ
Ｄ法で生じる特有な問題点であり、黒文字の後の低濃度
部でドットが打たれないとか、虫がはったような跡の模
様が出るとかといった問題である。

【０００４】また、ハードウェア化に於て、ＥＤ法によ
るｎ値化で生じた誤差を保持する為に、深さ方向数ビッ
トで数ライン分のＦｉＦｏメモリが必要となり、コスト
が嵩むといった欠点があった。

【０００５】本発明は上述した従来技術の欠点を除去す
るものであり、入力されたＶｉｄｅｏ信号値に対して数
画素おきに最大値を制御した乱数値を生成し、かつ、絶
対値の等しい乱数値を無作為な正負もしくは負正の組で
数画素おきにＶｉｄｅｏ信号値に加算することでがさつ
きを押さえるがらもはき寄せやテクスチャの問題点を改
善することができる画像処理装置の提供を目的とする。

【０００６】

【課題を解決するための手段】上述した目的を達成する
ため、本発明の画像処理装置によれば、ｍビットの入力
画像情報をｎビット（ｍ＞ｎ）の画像情報に変換して出
力する画像処理装置に於て、“２α＋１”画素（αは０
より大きい整数）おきに乱数信号値を生成する乱数信号
生成手段と、前記乱数信号生成手段で生成した乱数信号
値をα画素おきに、無作為に正負もしくは負正の組と
し、前記入力画像情報に加算する乱数加算手段と、前記
乱数加算手段で得られた画像情報をｎビットの画像情報
に変換する画像形成手段とを有し、前記乱数信号生成手
段は、偶数ラインと奇数ラインにおいて、乱数の生成位
置を異ならせたことを特徴とする。また、本発明の画像
処理方法によれば、ｍビットの入力画像情報をｎビット
（ｍ＞ｎ）の画像情報に変換して出力する画像処理方法
に於て、“２α＋１”画素（αは０より大きい整数）お
きに乱数信号値を生成する乱数信号生成工程と、前記乱
数信号生成工程で生成した乱数信号値をα画素おきに、
無作為に正負もしくは負正の組とし、前記入力画像情報
に加算する乱数加算工程と、前記乱数加算工程で得られ
た画像情報をｎビットの画像情報に変換する画像形成工
程とを有し、前記乱数信号生成工程は、偶数ラインと奇
数ラインにおいて、乱数の生成位置を異ならせたことを
特徴とする。

【０００７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【０００８】〈全体構成〉図１は本実施の形態における
画像処理装置の全体構成を示したブロック図である。

【０００９】画像読み取り部２０９は、ＣＣＤセンサ２
０２、アナログ信号処理部２０３等により構成され、レ
ンズ２０１を介しＣＣＤセンサ２０２に結像された原稿
画像２００の画像が、ＣＣＤセンサ２０２によりＲ（Ｒ
ｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）のアナログ
電気信号に変換される。変換された画像情報は、アナロ
グ信号処理部２０３に入力され、ここではＲ、Ｇ、Ｂ、
の各色毎にサンプル＆ホールド、ダークレベルの補正等
を行ない、そしてアナログ・デジタル変換（Ａ／Ｄ変
換）する。アナログ信号処理部２０３でデジタル化され
たフルカラー信号は、画像処理部２０４に入力される。

【００１０】画像処理部２０４では、シェーディング補
正、色補正、γ補正等の読み取り系で必要な補正処理
や、スムージング処理、エッジ強調、階調変換処理、加
工等が行われ、プリンタ部２０５に出力される。

【００１１】プリンタ部２０５は、レーザ等からなる露
光制御部（図示せず）、画像形成部（図示せず）、転写
紙の搬送制御部等により構成され、入力された画像信号
により転写紙上に画像記録する。

【００１２】また、ＣＰＵ回路部２１０は、ＣＰＵ２０
６、ＲＯＭ２０７、ＲＡＭ２０８等により構成され、画
像読み取り部２０９、画像処理部２０４、プリンタ部２
０５等を制御し、本装置のシーケンスを統括的に制御す
る。

【００１３】〈画像処理部の構成〉次に、画像処理部２
０４について説明する。図２は、画像処理部２０４の構
成ブロック図である。

【００１４】図２のアナログ信号処理部２０３より出力
されるデジタル画像信号は、シェーディング補正部３０
１に入力される。シェーディング補正部３０１では、原
稿を読みとるセンサーのばらつき及び原稿照明用ランプ
の配光特性の補正を行っている。補正演算された画像信
号は、輝度信号から、濃度データに変換するために、階
調補正部３０２に入力され、濃度画像データを作成す
る。濃度データに変換された画像信号は、カラー／モノ
クロ変換部３０３に入力され、モノクロデータとして出
力される。そして、カラー／モノクロ変換部３０３から
出力されたデータは、階調変換処理部３０４に入力さ
れ、疑似中間調表現として誤差拡散処理がおこなわれ
る。尚、カラー画像信号を出力する場合には、階調補正
部３０２からのＹＭＣデータに対し、それぞれ階調変換
処理部３０４における変換処理が施される。

【００１５】それでは、次に本実施の形態のポイントで
ある階調変換処理部３０４について図３を用いて説明す
る。

【００１６】〈実施の形態１〉〈階調変換処理部の構
成〉 図３は本実施の形態のポイントとなる階調変換処理部３
０４の詳細なブロック図である。

【００１７】同図に示した階調変換処理部３０４は、ま
ずはじめに乱数加算部４０１で入力画像データ（８ビッ
ト２５６レベル）に乱数が加算される。この乱数加算部
４０１の説明図が図４、５、６である。図６において、
５０１、５０２、５０４はフリップフロップ、５０３、
５０６は排他的論理和回路、５０９は乗算器、５１０は
ＡＮＤ回路、５０５、５０８は乱数生成部、５０７は符
号決定部、５１１は加算器である。

【００１８】まず、主走査方向（Ｘ方向）毎に信号を発
生するＨｓｙｎｃとＶｉｄｅｏクロック（ＶｉｄｅｏＣ
Ｋ）がフリップフロップ５０１、５０２へそれぞれ入力
され、図５に示したｓｉｇ１とｓｉｇ１′のタイミング
で信号を発生する。ｓｉｇ１は偶数ラインで発生する信
号、ｓｉｇ１′は奇数ラインで発生する信号をあらわし
ている。この図５のｓｉｇ１とｓｉｇ１′は、図４に示
した“＋，−，−，＋，−，…”の部分で発生する信号
に対応している。この時、本実施の形態では、１ライン
目と２ライン目とで、１画素ずらすことにより、２次元
的に千鳥状に信号を生成する構成となっている。排他的
論理和５０３から出力された信号は、フリップフロップ
５０４を介して、乱数生成部５０５と５０８へのタイミ
ング信号として、図５のｓｉｇ２とｓｉｇ２′のタイミ
ングで入力される。これは、図４の○で囲んだ左側の部
分で信号を発生することを意味している。つまり、偶数
ラインは、３画素飛ばしに信号を発生し、奇数ライン
は、１画素ずらして３画素飛ばして信号を発生すること
を意味している。従って、乱数生成部１では、フリップ
フロップ５０４の信号に同期して、３画素飛ばしに０か
ら３１の乱数を生成する。また、５０８から出力された
乱数値は、乗算器５０９で符号決定部５０７からの信号
と演算がおこなわれる。一方、乱数発生部２では、乱数
発生部１と同様にフリップフロップ５０４の信号に同期
して、３画素飛ばしに０か１の乱数値を生成する構成と
なっている。５０５の信号値は、排他的論理和回路５０
６で５０４からの信号と論理演算された後、符号決定部
５０７へ入力される。

【００１９】この５０７では、５０６からの信号が
“１”のときには、“−１”を出力し、“０”のときに
は“１”を出力する構成となっている。以上述べた構成
により、乱数加算部４０１では、符号決定部５０７と乱
数生成部５０８からの出力信号を５０９で演算すること
により、図４に示したような、偶数ラインと奇数ライン
とで１画素ずらした１画素飛ばしの千鳥状に乱数値を正
負もしくは負正の組で発生させることができる。５１０
では、文字信号が入力されないときのみ、５０９から得
られる乱数値を５０３からの信号に応じて５１１でＶｉ
ｄｅｏ信号と加算される構成となっている。つまり、Ｖ
ｉｄｅｏ信号が文字部ということをあらわす文字信号が
入力された場合は、乱数値は加算されず、Ｖｉｄｅｏ信
号が文字部ではないときのみ乱数が１画素飛ばしの千鳥
状にＶｉｄｅｏ信号に加算される構成となっている。

【００２０】この様に、１画素飛ばしで、正負（負正）
の乱数値を加算する構成は、乱数を用いる画素が少ない
ため、ざらつきを抑えることができる。

【００２１】尚、乱数発生部５０５、５０８は、図７に
示したようなｍ系列のシフトレジスタ符号系列発生器を
用いた。これは、構成するシフトレジスタの段数をＮと
すると２Ｎ−１を周期とする疑似乱数を簡単なハードウ
ェアで容易に発生できる。本構成では、Ａ３原稿を４０
０ｄｐｉで処理をしても周期性が現れないようにする為
に２５段の１ｂｉｔシフトレジスタにより構成した。

【００２２】本乱数発生器は、初期化でｐ〔ｉｉ〕：
（０≦ｉｉ≦２５）のレジスタに“０”を書き込み、ｐ
〔１２〕のレジスタのみに“１”を設定する。そして、
乱数値を出力する前に、毎回 ｐ

〔０〕＝（（ｐ〔２５〕＾ｐ〔２４〕＾ｐ〔２３〕＾
ｐ〔２２〕）＆１） の演算をおこない、 乱数＝ｐ〔１７〕^* １６＋ｐ〔１８〕^* ８＋ｐ〔１９〕
^* ４＋ｐ〔２０〕^* ２＋ｐ〔２１〕 により、０〜３１の乱数値を出力する構成としている。
０〜１６までの乱数値を出力する場合は、十分長い乱数
値をとった後、演算する以下の構成をとっている。

【００２３】乱数＝（ｐ〔１６〕^* ３２＋ｐ〔１７〕^*
１６＋ｐ〔１８〕^* ８＋ｐ〔１９〕^* ４＋ｐ〔２０〕^*
２＋ｐ〔２１〕^* １６／６３

【００２４】図３にもどり説明を続ける。乱数加算部４
０１から出力された信号は、２値化部４０６と誤差ＲＡ
Ｍ４０７とからの補正信号を用いて、誤差加算部４０２
で濃度補正される。誤差加算部４０２の詳細を図８、９
に示した。図９において、７０６、７１２、７１３、７
１４、７１５、７１６、７２１、７２６、はラッチ回
路、７０７、７０８、７０９、７１０、７１１、７２
２、７２３、は掛け算器、７１７、７１８、７１９、７
２０、７２４、７２５、７０２、７０５は加算器及び減
算器、７０１は定数の“２５５”を加算する定数加算
器、７０３、７０４は演算器である。

【００２５】まず、誤差ＲＡＭ４０７と２値化部４０６
からの信号をラッチ７０６及び７２１へ入力して集積誤
差を求めた後、７０１からの信号値と７０２で減算処理
をおこなう。この７０１からの信号は、負の値をなくす
為に、入力Ｖｉｄｅｏ信号に“＋２５５”の演算をおこ
なっている。つまり、これにより、Ｖｉｄｅｏ信号の振
幅は、０から５１０の間になる。ところで、集積誤差を
求める７０７、７０８、７０９、７１０、７１１の掛け
算器では、図８に示した「０、３、４、３、１」の係数
を用いている。また、７２２、７２３、の掛け算器で
は、同様に図８に示した「４、２」の係数を用いてい
る。この係数は、すべて加算すると１７になることを特
徴としている。つまり、加重係数の総和が１７になる。

【００２６】７０２から出力された信号は、演算器７０
３で定数１７で割る演算がおこなわれ、その結果（商：
０〜３０）を上位５ビットｂｕｆＨとして、また、定数
１７で割った余り０〜１６を下位５ビットｂｕｆＬとし
て誤差加算部４０２から出力する構成となっている。こ
こで、１７で割る演算と同様な処理を同図７０３に示し
てある。つまり、ｙ＝ＩＮＴ（ｘ／１６^* ２４１／２５
６）は、ｙ＝ｘ／１７の演算と同様な処理が可能なこと
を示している。

【００２７】本構成の特徴は、演算部７０３に於て入力
データを予め１７で割ると、商ｂｕｆＨが０〜３０にな
る為、加算部４０５で“ｂｕｆＨ−１５”の演算をした
結果が、絶対値で１５（Ｌ（１６）レベル）になり、２
５５（（Ｍ−１）レベル）÷１５（（Ｌ−１）レベル）
＝１７の演算で求められる１７の値に誤差拡散係数の総
和をあわせてある。このような構成にすることにより、
集積誤差を求める演算部での割り算が省略できるだけで
なく、演算部７０３で入力信号のビット数を減らすこと
により、図３に示した誤差ＲＡＭ４０７のメモリ量を減
らすことが可能となる。もちろん、ＶＩｄｅｏ信号の濃
度が保存されるのはいうまでもない。

【００２８】尚、図示はしていないが、誤差加算部４０
２へ文字信号が入力された場合、図８に示したような誤
差拡散係数を切り換えるような構成となっている。つま
り、本実施の形態では、文字信号が入力された場合は、
誤差拡散係数がほぼどれも同じ値になっており、係数の
総和が１７になっているマスクを用いることを特徴とす
る。

【００２９】図３にもどり説明を続ける。誤差加算４０
２から出力された下位５ビットの信号ｂｕｆＬは、比較
器４０３に入力され、乱数発生部４０４からの信号（０
〜１６）と比較される。もし、ｂｕｔＬの信号値の方
が、乱数発生部４０４からの信号より大きい場合は、比
較器４０３から“１”のＢＬ信号を発生させ、逆に、小
さい場合は、“０”のＢＬ信号を発生する構成となって
いる。尚、乱数発生部４０４のハード構成は、図７に示
したものと同様である為、ここでは、説明を省略する。

【００３０】４０５の加算部では、誤差加算部４０２の
上位５ビットのｂｕｆＨ信号と比較器４０３のＢＬ信号
が加算され、さらに定数１５で減算した結果を、２値化
部４０６へ出力する。ここで、定数１５を引くのは、誤
差加算部４０２で定数２５５を加算した為、２５５／１
７＝１５演算によって得られた定数１５を引いている。
また、２５５／１７の１７という値は、誤差加算部４０
２の内部の図７の演算部７０３で用いている“÷１７”
から得られたものである。

【００３１】２値化部４０６では、しきい値０より、大
きいか小さいかのみの判断をおこなっている。例えば、
もし、しきい値０より、入力データが大きい場合は、
“１”を出力して、発生する量子化誤差４ビットをメモ
リにそのまま保持する。この時の量子化誤差は、“入力
データー１５”で演算される。また、しきい値０より、
入力データ値が小さい場合は、０を出力し、同様に発生
する量子化誤差４ビットをメモリにそのまま保持する構
成となっている。この時の量子化誤差は、“入力データ
−０”で演算される。この構成でのポイントは、ビット
を減らして演算した誤差値をそのままメモリーに保持
し、階調変換部の多値信号を扱う冒頭部分の誤差加算部
４０２に集積誤差演算をした補正信号値をフィードバッ
クさせることである。

【００３２】以上説明してきたような処理をおこなった
信号値は、Ｖｉｄｅｏ信号として画像処理部３０４から
出力され、プリンター部２０５から出力される構成とな
っている。

【００３３】ところで、実施の形態１に於て、図３の比
較器４０３は、誤差加算部４０２からの信号ｂｕｆＬと
乱数発生部４０４との信号を比較して２値化していた
が、乱数発生部４０４の回路を図１０に示したようなデ
ィザ発生回路８０１に変えることも同様な処理が可能な
ことはいうまでもない。すなわち、これは、０〜１６ま
でのパターンをディザ発生回路で発生させて、誤差加算
部４０２のｂｕｆＬ信号と比較して２値化することにな
る。

【００３４】この様に本実施の形態によれば、入力され
たＶｉｄｅｏ信号値に対して数画素おきに最大値を制御
した乱数値を生成し、かつ、絶対値の等しい乱数値を無
作為（ランダム）な正負もしくは負正の組で数画素おき
にＶｉｄｅｏ信号値に加算することでがさつきを押さえ
るがらもはき寄せやテクスチャの問題点を改善すること
ができる。

【００３５】更に、従来の誤差拡散法では、量子化で発
生した誤差を保持しておくために、十分なメモリが必要
でありコストが高かったが、本実施の形態の構成では、
まず、入力されたＶｉｄｅｏ信号を任意の定数で割り、
商を上位ビット信号、余りを下位ビット信号とし、下位
ビット乱数もしくはディザ信号と比較して２値化して上
位ビットに加算するＬレベルの疑似中間調処理をおこな
った後、そのＬレベルの疑似中間調信号を誤差拡散処理
して発生した誤差を、入力されたＶｉｄｅｏ信号に対し
て隣接する画素の集積誤差として誤差補正することで、
誤差を保持するメモリのビット数を減らしコスト削減を
も可能とした。

【００３６】尚、本実施の形態では３画素おきに乱数を
発生させ１画素おきに正負を反転させているが、これは
一般的には２α＋１画素（α＞０整数）おきに乱数を発
生し、α画素おきに正負を反転させると記述できる。

【００３７】〈実施の形態２〉以下、本発明にかかる実
施の形態２の画像処理装置を説明する。なお、実施の形
態２において、実施の形態１と同様の構成については、
同一符号を付して、その詳細説明を省略する。

【００３８】図１１は、実施の形態２の階調変換処理部
３０４の詳細なブロック図である。同図において、実施
の形態１と異なる点は、乱数加算部９０１の部分であ
る。この９０１の詳細を説明したものが、図１２〜１５
である。

【００３９】図１２〜１５において、“＋、−”の記号
は、乱数を加算する画素をあらわしている。つまり、
“＋”の記号の所では正の乱数値を加算し、“−”の記
号の所では負の乱数値を加算することをあらわしてい
る。このときの、ポイントは、実施の形態１と同様に○
で囲んだ組で絶対値が等しい乱数になるように制御し
て、Ｖｉｄｅｏ信号に加算しているということである。
つまり、ランダムに正負もしくは負正の組でＶｉｄｅｏ
信号に乱数値を加算していることを特徴としている。

【００４０】また、実施の形態１に示した図４のような
千鳥状の乱数加算のみならず、本実施の形態２では、図
１２、１４、１５のような２画素とばしや、３画素とば
しのパターンで乱数を加算することでも、実施の形態１
と同様な効果を得られることを特徴としている。本実施
の形態では、Ｖｉｄｅｏ信号に乱数を加算する画素を減
らすことにより、このざらつきを低減させている。

【００４１】一方、ハードウェアの低減のために、図１
３に示したような、正負正負…、もしくは、負正負正…
と乱数で組合わせを切り換える処理を省略して、規則正
しく、乱数を付加する構成も可能である。

【００４２】図１２〜１５のハード構成については、図
６に示した実施の形態に示したものと同様の考え方で構
成できる為、ここでは説明を省略する。

【００４３】以上説明した処理をおこなった信号値は、
実施の形態１と同様な処理をおこなって、１ｂｉｔのＶ
ｉｄｅｏ信号として画像処理部３０４から出力され、プ
リンター部２０５から出力される構成となっている。

【００４４】この様に実施の形態２によれば、実施の形
態１のように乱数を加算する画素が千鳥状の一松状のみ
ならず、図１５に示した２画素飛ばしや図１４に示した
３画素飛ばしの状態で乱数を加算することで、ざらつき
を目立たさせづに、はき寄せの問題や疑似輪郭の問題を
解決できる。

【００４５】〈実施の形態３〉以下、本発明にかかる実
施の形態３の画像処理装置を説明する。なお、実施の形
態３において、実施の形態１と同様の構成については、
同一符号を付して、その詳細な説明を省略する。

【００４６】図１６は、実施の形態３の階調変換処理部
のブロック図である。同図において、実施の形態１、２
と異なる点は、誤差加算部１１０１の部分である。この
１１０１を詳細に説明したものが図１７、１８である。

【００４７】図１８（ｂ）で実施の形態と異なる点は、
定数１７での割り算が定数１６の割り算になっているこ
とである。つまり、演算器１２０１、１２０２が単なる
ビットシフトで構成できるようになっている。本構成に
よると、複雑な演算が省略できるので、ハードウェアを
簡略化できる。

【００４８】本実施の形態３のように、演算部１２０１
においてビットシフトで構成できる定数１６の割り算に
すると、図１６の誤差加算部１１０１から出力される上
位ビットｂｕｆＨは、０〜３１の５ビット、下位ビット
ｂｕｆＬは、０〜１５の４ビットになることになる。こ
の場合、比較器４０３における下位ビットの２値化で、
ＢＬ信号値が“１”の場合、ｂｕｆＨは３２になる可能
性がある為、演算器１１０２で定数１６を引いても、実
際にはｂｕｆＨは絶対値で０〜１６（Ｌ（１７）レベ
ル）の数になる。このとき、２５５（（Ｍ−１）レベ
ル）÷１６（（Ｌ−１）レベル）＝１５．９３７５→１
６の演算で求められる１６の値に誤差拡散係数の総和を
合わせてある。つまり、加重係数の総和が１６である。

【００４９】ところで、演算器１１０２で減算する定数
１６は、２５５÷１６＝１５．９３５→１６の演算で求
められた値である。

【００５０】１５．９３７５を１６にした結果、集積誤
差を求める演算部での割り算が省略できるだけでなく、
ハードウェアが簡略化でき、かつ、演算部１２０１で入
力信号のビット数を減らせ、誤差ＲＡＭ４０７のメモリ
量を減らすことが可能となる。

【００５１】以上説明した処理をおこなった信号値は、
実施の形態１と同様な処理をおこなって、１ｂｉｔのＶ
ｉｄｅｏ信号として画像処理部３０４から出力され、プ
リンター部２０５から出力される構成となっている。

【００５２】実施の形態３は、実施の形態１と比較し
て、演算部１２０１のハード構成がビットシフトのみで
可能なので、ハードウェアが簡略化できるというメリッ
トがある。

【００５３】実施の形態１、２、３については、すべて
２値化について述べてきた。つまり、図３、１０、１
１、１６の４０６において２値化を行なっていた。しか
し、本発明は、２値化に限定するものではなく、ｎ（ｎ
は２より大きい整数）値化処理においても同様な処理が
適用可能であることはいうまでもない。

【００５４】また、本実施の形態は、誤差拡散法を用い
た処理のみに限定するものではなく、２値化部をディザ
処理やスクリーン処理などに変更しても、同様な効果が
得られることはいうまでもない。

【００５５】一方、実施の形態では上位ビットと下位ビ
ットを分離した後に２値化する構成について述べてきた
が、本発明はこの構成に限定するものではなく、上位ビ
ットと下位ビットに分離せずに単純にｎ（ｎ≧２の整
数）値化する構成についても、本発明の乱数の付加方法
が適用可能である。

【００５６】さらに、誤差加算部４０２、１１０１にお
いて、上位ビットｂｕｆＨを５ビットとした例を述べて
きたが、本発明は、これに限定するものではなく、上位
ビットｂｕｆＨを３ビットや４ビットにすることも可能
である。

【００５７】また乱数加算部は以下の３つの構成でも同
様効果が得られる。

【００５８】（１）無作為に（乱数によって）符号を正
負もしくは負正の組で切り換えた一定値を、入力画像信
号値に応じて振幅制御して入力画像信号に対して付加す
る。

【００５９】（２）入力画像信号値に応じて振幅制御し
た乱数値を、符号を正負と反転させながら入力画像信号
に対して一定周期で付加する。

【００６０】（３）無作為に（乱数によって）符号を正
負もしくは負正の組で切り換えた乱数値を、入力画像信
号値に応じて振幅制御して入力画像信号に対して付加す
る。

【００６１】以上本実施の形態１、２、３では、単色の
処理についてのみ述べてきたが、カラー画像についても
同様な処理が適用可能である。そのとき、各色に対し
て、乱数の付加量や付加周期などを変えることにより、
ざらつき感をより低減させることができる。

【００６２】また、任意の色に付加情報を入れる場合、
本実施の形態の構成で付加する乱数信号値により、その
付加情報が乱れないように、付加情報を入れる色に対し
ては、乱数を付加しない構成にしても、他の色に乱数信
号値を付加することにより同様な効果が得られる。

【００６３】

【発明の効果】以上説明した如く本発明によれば、入力
されたＶｉｄｅｏ信号値に対して偶数、奇数ラインそれ
ぞれ異なる位置で数画素おきに乱数値を生成し、かつ、
乱数値を無作為な正負もしくは負正の組で数画素おきに
Ｖｉｄｅｏ信号値に加算することでがさつきを押さえな
がらもはき寄せやテクスチャの問題点を改善することが
できる。

【図面の簡単な説明】

【図１】画像処理装置全体の構成を示したブロック図。

【図２】画像処理部の構成を示したブロック図。

【図３】階調変換処理部の構成を示したブロック図。

【図４】乱数加算部の処理を説明するための図。

【図５】乱数加算部で用いられる信号のタイミングを示
した図。

【図６】乱数加算部の構成を示したブロック図。

【図７】乱数生成部の構成を示したブロック図。

【図８】誤差加算部で用いられる誤差拡散係数を示した
図。

【図９】誤差加算部の構成を示したブロック図。

【図１０】階調変換処理部の他の構成を示したブロック
図。

【図１１】実施の形態２における階調変換処理部の構成
を示したブロック図。

【図１２】乱数加算部における処理を説明するための
図。

【図１３】乱数加算部における処理を説明するための
図。

【図１４】乱数加算部における処理を説明するための
図。

【図１５】乱数加算部における処理を説明するための
図。

【図１６】実施の形態３における階調変換処理部の構成
を示したブロック図。

【図１７】誤差加算部で用いられる誤差拡散係数を示し
た図。

【図１８】誤差加算部の構成を示したブロック図。

【図１９】従来の問題点を説明するための図。

【符号の説明】

４０１ 乱数加算部 ４０２ 誤差加算部 ４０３ 比較器 ４０４ 乱数発生部 ４０５ 加算器 ４０６ ２値化部 ４０７ 誤差ＲＡＭ

フロントページの続き (56)参考文献 特開 平９−179974（ＪＰ，Ａ) 特開 平９−214760（ＪＰ，Ａ) 特開 平６−297775（ＪＰ，Ａ) 特開 平６−38044（ＪＰ，Ａ) 特開 平５−191639（ＪＰ，Ａ) 特開 平４−8062（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/40 - 1/409 H04N 1/46 H04N 1/60

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ｍビットの入力画像情報をｎビット（ｍ
   ＞ｎ）の画像情報に変換して出力する画像処理装置に於
   て、“２α＋１”画素（αは０より大きい整数）おきに乱数
   信号値を生成する乱数信号生成手段と、 前記乱数信号生成手段で生成した乱数信号値をα画素お
   きに、無作為に正負もしくは負正の組とし、前記入力画
   像情報に加算する乱数加算手段と、 前記乱数加算手段で得られた画像情報をｎビットの画像
   情報に変換する画像形成手段とを有し、 前記乱数信号生成手段は、偶数ラインと奇数ラインにお
   いて、乱数の生成位置を異ならせた ことを特徴とする画
   像処理装置。
2. 【請求項２】 前記画像形成手段は、画像情報ｍビット
   の値を任意の定数で割り、商を上位ビット信号、余りを
   下位ビット信号とし、下位ビットを乱数と比較して２値
   化して上位ビットに加算するＬレベルの疑似中間調手段
   と、 ｍビットＭレベルの前記入力画像情報の信号から前記疑
   似中間調手段によって得られたＬレベルの信号値を、ｎ
   ビットに変換する誤差拡散処理に於て発生した誤差を、
   ｍビットＭレベルの前記入力画像情報に対して誤差補正
   する誤差補正手段とを有することを特徴とする請求項１
   記載の画像処理装置。
3. 【請求項３】 前記誤差補正手段は、ｍビットＭレベル
   の前記入力画像情報の信号から前記疑似中間調手段によ
   って得られたＬレベルの信号を、ｎビットに変換する誤
   差拡散処理に於て発生した誤差に対し、加重係数の総和
   が、（Ｍ−１）／（Ｌ−１）となる加重係数で積和演算
   した値をｍビットＭレベルの前記入力画像情報に対して
   誤差補正することを特徴とする請求項２記載の画像処理
   装置。
4. 【請求項４】 前記画像形成手段は、画像情報ｍビット
   の値を任意の定数で割り、商を上位ビット信号、余りを
   下位ビット信号とし、下位ビットをディザ信号と比較し
   て２値化して上位ビットに加算するＬレベルの疑似中間
   調手段と、 ｍビットＭレベルの前記入力画像情報の信号から前記疑
   似中間調手段によって得られたＬレベルの信号を、ｎビ
   ットに変換する誤差拡散処理に於て発生した誤差を、ｍ
   ビットＭレベルの前記入力画像情報に対して誤差補正す
   る誤差補正手段とを有することを特徴とする請求項１記
   載の画像処理装置。
5. 【請求項５】 ｍビットの入力画像情報をｎビット（ｍ
   ＞ｎ）の画像情報に変換して出力する画像処理方法に於
   て、 “２α＋１”画素（αは０より大きい整数）おきに乱数
   信号値を生成する乱数信号生成工程と、 前記乱数信号生成工程で生成した乱数信号値をα画素お
   きに、無作為に正負もしくは負正の組とし、前記入力画
   像情報に加算する乱数加算工程と、 前記乱数加算工程で得られた画像情報をｎビットの画像
   情報に変換する画像形成工程とを有し、 前記乱数信号生成工程は、偶数ラインと奇数ラインにお
   いて、乱数の生成位置を異ならせたことを特徴とする画
   像処理方法。