JPS634276B2 - - Google Patents

Info

Publication number
JPS634276B2
JPS634276B2 JP8652681A JP8652681A JPS634276B2 JP S634276 B2 JPS634276 B2 JP S634276B2 JP 8652681 A JP8652681 A JP 8652681A JP 8652681 A JP8652681 A JP 8652681A JP S634276 B2 JPS634276 B2 JP S634276B2
Authority
JP
Japan
Prior art keywords
layer
etched
etching
insulating layer
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8652681A
Other languages
English (en)
Other versions
JPS57203283A (en
Inventor
Hideki Fujiwara
Niwaji Majima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8652681A priority Critical patent/JPS57203283A/ja
Publication of JPS57203283A publication Critical patent/JPS57203283A/ja
Publication of JPS634276B2 publication Critical patent/JPS634276B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電極端子部窓あけを効率的に行う磁気
バブルメモリチツプの製造方法に関する。
磁気バブルメモリチツプは非磁性ガーネツトで
あるがガドリニウム・ガリウム・ガーネツト
(Gd3Ga5O12)の上に必要とする磁性を備えたガ
ーネツト結晶薄膜をエピタキシヤル成長せしめ、
この上に厚さ約1000ÅのSiO2(酸化硅素)絶縁層
を設けたものを基板とし、この上にポリイミドな
どの樹脂或はSiO2などからなる絶縁層をスペー
サとして導体パターンと駆動パターンなどの層形
成を行い、この上にSiO2層を保護層として設け
た後に導体パターン、検出器パターンなどの回路
を外部回路に接続するための端子電極部窓あけを
行い、その後個別に切り離すことによりメモリチ
ツプが製造されている。
本発明はメモリチツプの製造に際して行なう端
子電極部窓あけ処理を従来と異なり平行平板形プ
ラズマエツチング装置のみを用い雰囲気を変えて
プラズマエツチング現象とスパタリング現象の両
者を用いて行うもので以後図面により本発明を説
明する。
第1図A,B,Cはこの窓あけ工程の順序を示
している。すなわち、磁性ガーネツト結晶膜1の
上には絶縁層として厚さ約1000ÅのSiO2(酸化硅
素)層2があり、この上に本実施例の場合は厚さ
約4000ÅのAl・Cu(アルミ・銅)合金よりなる導
体層3がこの上に厚さ100〜200ÅのCr2O3(酸化
クローム)層4を伴つて形成されている。
このCr2O3層4は駆動パターンなどの上にも形
成されているが、これは写真蝕刻技術(ホトソリ
グラフイ)を用いてパターン形成を行う際に
Al・Cu或はパーマロイなどの金属膜の反射率を
下げて投射光の反射に基づくコントラストの減少
の抑制と接着力の補強の役割りをしている。
さて導体パターン層3,4の上には厚さ約4000
Åの樹脂よりなる絶縁層5がありこの上には先に
記したCr2O3層6を備え厚さ約4000Åのパーマロ
イ金属よりなる駆動パターン層7があり、これに
はハーフデイスク形などの磁気バブル転送パター
ン以外に検出パターンなども含まれている。
次にこの上にSiO2などよりなる保護層8が形
成されて磁気バブルメモリの層構成が終り、その
後電極部の窓あけが行われる。
ここでメモリチツプ上に設けられる外部接続用
の電極部としては導体パターン層上には磁気バブ
ルの発生回路用、複製回路用、ゲート回路用の端
子電極があり、また駆動パターン層上に設けられ
るものとしては検出回路用の端子電極などがあ
り、これらの端子電極部形成のための窓あけには
プラズマエツチングが一般に用いられている。
第1図は導体パターン層と駆動パターン層の両
者にプラズマエツチングによつて窓あけする工程
を示すもので第2図はこれに用いるプラズマエツ
チング装置の構成図である。
この装置は反応室9の中に平行平板形電極10
があつて高周波電源11例えば13.56MHzに接続
されており、この電極上にエツチングすべきウエ
ハー基板12がセツトされ、一方エツチングガス
は送気弁13を通じて加えられ一方排気口14よ
り真空ポンプを用いて排気されることにより反応
室9内は一定の真空度に保たれるようになつてい
る。
プラズマエツチングの場合はガスは5%のO2
(酸素)を含むCF4(四弗化炭素)が用いられ0.05
〜0.2torrの真空度においてパワー密度0.15〜
0.2W/cm2の条件で両極間にグロー放電を起し、
これによる低温プラズマにより生成されたF*
CF3 *、O*などのラジカル(遊離基、*はラジカ
ルを示す)が表面物質と反応して揮発性生成物を
生じこれが排気されることによりエツチングが進
行するものである。
またこの装置は反応室9の雰囲気を不活性ガス
Ar(アルゴン)に換えて真空度を0.15torr以下に
保ち、一方パワー密度を0.5W/cm2程度に上げて
放電を行わせる場合は高周波スパツタリング現象
が生じイオン化したAr原子の衝突によるエツチ
ングを行うこともできる。
さて第1図において導体パターン層3および駆
動パターン層7への窓あけは保護層8の上にスピ
ンコート法により厚さ数μmのレジスト膜15を
塗布し、公知の写真蝕刻技術(ホトリソグラフ
イ)により感光とエツチングを行い、レジスト膜
15を窓あけする。
第1図Aはこの状態を示すものである。
第1図Bはこの状態のウエハーを第2図の平行
平板形プラズマエツチング装置にセツトしてエツ
チングを行つた状態を示すものでCF3 *、F*等の
活性ラジカルは絶縁層8およびレジスト膜15と
反応するが、絶縁層8のエツチング速度がレジス
ト膜15のエツチング速度に較べて遥かに速いた
めに優先的にエツチングされて駆動パターン層7
の上に形成されているCr2O3層6までエツチング
される。
一方導体パターン層3はこれよりも低い位置に
あるためにエツチングはこの上に設けられている
Cr2O3層4にまで達していない。
ここでプラズマエツチング速度は例えば樹脂か
らなる絶縁層が約2000Å/分であるののに対し
Cr2O3の場合は40Å/分と50分の1程度であるた
め、エツチングが導体パターン層3の上のCr2O3
層4に達した状態でも駆動パターン層7の上の
Cr2O3層6は完全にエツチングされている状態で
はない。
さてCr2O3は絶縁物であるため窓あけ部の
Cr2O3層は完全に除去する必要があり、従来はプ
ラズマエツチング操作を続けて完全にこれを除去
していた。
そこでエツチングが進行してF*或はCF3 *など
が駆動パターン7を形成するパーマロイ層7にま
で達するとこれと反応して弗化物からなる高抵抗
層が生ずる欠点があつた。
そこで従来の窓あけ工程はプラズマエツチング
によつて駆動パターン層を形成しているパーマロ
イ層までエツチング後装置を変えてイオンエツチ
ングを行ない、弗化物層も含めて数十Åの深さに
互つて導体パターン層3と駆動パターン層7のエ
ツチングを行い、清浄な金属面を出す操作を行つ
ていた。
本発明は処理工程の短縮を目的とし、そのため
の弗化物層除去のイオンエツチングを止め、その
代りにプラズマエツチングの雰囲気をArに替え
同一装置を用いスパタリング効果によりCr2O3
を除去することを特徴としたものである。
第1図Cは本発明を使用したチツプの断面構造
でプラズマエツチングは第1図Bの状態で中止
し、第2図の反応室9の雰囲気をArに入れ替え
る。
ここで第1図Bで導体パターン層3および駆動
パターン層7の上のCr2O3層4,6がエツチング
されない状態でエツチング形態を変えることが必
要であり、エツチング速度が絶縁層8とCr2O3
4,6では大きく違うことから、この操作は容易
であり、以後Arイオンの衝突を利用するスパタ
リング現象を用いてCr2O3層の除去を行うことに
より清浄な電極面を得ることができる。
第1図Cは高周波スパツタリングにより、
Cr2O34,6が除去され導体パターン層3および
駆動パターン層7上に端子電極部15が形成され
た状態を示している。
本発明は従来2つの装置を用いて電極端子部の
窓あけが行れていたのに対し単一の装置を用いて
行うものであり試料交換の工程が短縮でき生産効
率を高めることができた。
【図面の簡単な説明】
第1図はバブルメモリウエハの端子電極部窓あ
け工程の進行状態を示すものでAはレジストパタ
ーン形成後、Bは絶縁層のエツチング後Cは本発
明を実施して窓あけをした後の状態を示す断面図
また第2図はプラズマエツチング装置の構成図で
ある。 図において、3は導体パターン層、7は駆動パ
ターン層、4,6はCr2O3層、5は絶縁層、8は
保護層、15は端子電極部を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 磁性ガーネツト結晶膜上に絶縁層を介して層
    形成されている導体パターンおよび駆動パターン
    が共にこの表面に酸化クローム薄膜を伴つて形成
    されており、この両パターンの端子電極部窓あけ
    を平行平板型プラズマエツチング装置を用いて行
    う製造工程において、絶縁層のエツチングをフレ
    オン系ガスを用いて行い一方酸化クローム薄膜の
    エツチングはアルゴンを使用するスパツタリング
    効果を用いて行うことを特徴とする磁気バブルメ
    モリチツプの製造方法。
JP8652681A 1981-06-05 1981-06-05 Production of magnetic bubble memory chip Granted JPS57203283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8652681A JPS57203283A (en) 1981-06-05 1981-06-05 Production of magnetic bubble memory chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8652681A JPS57203283A (en) 1981-06-05 1981-06-05 Production of magnetic bubble memory chip

Publications (2)

Publication Number Publication Date
JPS57203283A JPS57203283A (en) 1982-12-13
JPS634276B2 true JPS634276B2 (ja) 1988-01-28

Family

ID=13889429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8652681A Granted JPS57203283A (en) 1981-06-05 1981-06-05 Production of magnetic bubble memory chip

Country Status (1)

Country Link
JP (1) JPS57203283A (ja)

Also Published As

Publication number Publication date
JPS57203283A (en) 1982-12-13

Similar Documents

Publication Publication Date Title
JPS6037130A (ja) 薄膜のパタ−ニング方法
JP3275043B2 (ja) エッチングの後処理方法
US4403241A (en) Method for etching III-V semiconductors and devices made by this method
KR20010050907A (ko) 시료의 처리방법과 처리장치 및 자기헤드의 제작방법
JPH11260921A (ja) 半導体素子の多層配線用ビアホ―ルの形成方法
JPH07201820A (ja) 水銀カドミウムテルル基板のエッチング方法
JP2950110B2 (ja) プラズマエッチング方法
JPS634276B2 (ja)
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JP3717073B2 (ja) 半導体装置の製造方法
JP3160389B2 (ja) ドライエッチング方法
JPH05275325A (ja) 半導体装置の製造方法
JP2006286775A (ja) エッチング方法
JPS6265331A (ja) 銅もしくは銅合金のエツチング方法
US4569718A (en) Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas
JPS5935451A (ja) 層間絶縁膜の形成方法
JP4301628B2 (ja) ドライエッチング方法
JPH0661195A (ja) 半導体装置の製造方法
JPS59167021A (ja) 半導体装置の製造方法
JP2757618B2 (ja) 半導体装置の製造方法
JP3038984B2 (ja) ドライエッチング方法
KR20240093127A (ko) 이차원 반도체 물질의 등방성 식각 방법
JP3104388B2 (ja) ドライエッチング方法
JPH01274430A (ja) 薄膜のパターニング方法
JPH04278535A (ja) 配線形成方法