JPS6340978A

JPS6340978A - 図形の塗潰し装置

Info

Publication number: JPS6340978A
Application number: JP61184866A
Authority: JP
Inventors: Chuji Akiyama; 忠次秋山; Shoichi Hayashi; 林　省一
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1986-08-06
Filing date: 1986-08-06
Publication date: 1988-02-22
Also published as: JPH0531195B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、例えば画像の特定領域を抽出する画像処理装
置に用いて好適な、図形の塗潰装置に関するものである
。

（背景技術）第１４図は、例えば日経エレクトロニクスも。

３ｇ２（１９８５）９．３２９等で公知の画像処理装置
の構成ブロック図である。図において、１は電子部品等
の測定対象物、２は測定対象物１に関する映像ｔ＊　ｓ
ｉｉを作成するテレビカメラで、例えばＣＣＤ型の固体
擺ａ素子が用いられる。３はテレビカメラ２で作成した
ビデオ信号を２値化する画像２値化装置、４は測定対象
物１の形状にあわせてウィンドを発生する回路、５はウ
ィンド発生回路４によって画像２値化装置３で出力され
た画像のうち不要な部位の情報を削除するマスク画像演
算回路、６はマスク画像についてしみ解析を行ない検査
対象物１の認識を行なう画像計測装置で、例えば良品か
不良品であるかを検査結果７として出力する。

このように構成された装置は部品や完成品の自動検査や
在庫管理に使用される。画像２値化装置３を用いている
ので、物体認識の方法が最も簡単になっている。ウィン
ド発生回路４を用いているので、検査の必要な特定領域
に注意を向けて検査時間を短くしている。

（従来の技術）第１５図は、任意の形状を持ったウィンドウを作るウィ
ンド発生回路の構成図である。図において、１０は描画
の制御を行うＣＰＵ、１１は表示・描画のタイミングを
制御するＣＲＴコントローラで、例えばマスク走査型に
おいてしま状の走査線を用いて画面の有効範囲全体を構
成する。１２は画像情報を保存するグラフィックメモリ
、１３はグラフィックメモリの内容をマスク画像演算装
置５（第１４図）に出力する出力回路、１５は情報の伝
達を行うパスである。

このように構成された装置において、ウィンド等の任意
の図形の発生は、次の２段階の手続によって行なわれる
。第１は図形の位置をグラフィックメモリ１２上のアド
レスに変換する過程で、通常ＣＰＵ　１０が行う。第２
はアドレスの指定されたグラフィックメモリ１２の内容
を書換える過程で、ＣＲＴコントローラ１１が行いＣＰ
Ｕ　１０の負担を軽くして、描画速度をＣＰＵ　ｔｏが
直接グラフィックメモ１月２の内容を書換える場合に比
較して向上させている。

しかしながら、ＣＲＴコントローラ１１に用いられるＩ
Ｃは、直線１曲線および文字等の特定パターンを描く機
能を備えているが、閉曲線の内部を塗潰す機能を持って
いない。

そこで閉曲線の内部を塗潰すことは、ＣＰＵ　１０が行
っている。このＣＰ［ｌ　１０が行うアルゴリズムを、
第１６図を用いて説明する。

■　塗潰し開始点の図形上の位置を与える。この開始点
は閉曲線内に存在することを要件とする。

■　開始点の座標を一時記憶する。

■　開始点の存在する走査線の右側を調べ、閉曲線にぶ
つかるまでグラフィックメモリ１２の内容を塗潰す。

■　下側の走査線を閉曲線から左側に塗潰す。

■　以下、塗潰す領域がなくなるまで、下側を塗潰す。

■　開始点を読出し、当該走査線の左側と上側を塗潰す
。

尚、閉曲線が凸状でなく凹部を含む複雑な形状である場
合は、更に処理を加えることが必要になってくる。

（発明が解決しようとする問題点）しかしながらＣＰｔ１　Ｉｎが閉曲線の塗潰しを行うと
次の問題点がある。

■　塗潰しに要する時間が、画面を出力する周期（＋／
３０秒）に比較して格段に長い。

■　画像のＣＲＴ＋４への表示と、ＣＰＵ　１０からグ
ラフィックメモリ１２へのアクセスとは同時に行えない
ので、ＣＰＵ　ｌｆｔの実処理時間は画像の表示されな
い帰線時間だけに限定される。

■　図形により塗潰し時間が変化するので、処理時間が
一定でない。

■　複数の閉曲線が存在する場合、閉曲線を順次処理し
て行くので、処理効率が悪い。

本発明はこのような問題点を解決したもので、閉曲線の
存在する画像をリアルタイムに塗潰して表示する図形の
塗潰し装置を提供することを目的とする。

（問題点を解決するための手段）このような目的を達成する本発明は、画像の内部に存在
する閉曲線を塗潰して表示装置に送る塗潰し装置におい
て、前記画像の走査線上にこの走査線を横切る直線の存
在を認識する閉曲線抽出手段と、この閉曲線抽出手段が
横断線を認識した場合に、該走査線上で奇数番目であれ
ばこの横断線に続く画素を塗潰し、該走査線上で偶数番
目であればこの横断線に続く画素を塗潰さない塗潰し手
段と、この塗潰し手段に走査線の走査開始を知らせるリ
セット手段と、前記画像の画素情報と前記塗潰し手段の
出力信号の少なくとも一方が塗潰しを指令している場合
は、前記表示装置に塗潰した信号を出力する論理出力手
段とよりなることを特徴とするものである。

（作用）閉曲線抽出手段は画像中の閉曲線を検出する。

塗潰し手段は閉曲線の内部と外部とを判断し、内部であ
れば塗潰す。論理出力手段はすでに塗潰されている領域
はそのまま表示装置へ送り、塗潰されていない領域であ
って塗潰し手段が塗潰した領域も前記表示装置へ送る。

（実施例）以下図面を用いて本発明を説明する。

第１図は本発明の使用状態を示す構成ブロック図で、図
中第１５図と同一作用をするものには同一符号をつけ説
明を省略する。図において、２０は閉曲線を有する画像
が２　（ａ化画像出力回路１３より出力された場合に閉
曲線の内部を塗潰す塗潰し回路で、ＣＩＩＴ目に出力し
て表示する。

２１は画像の走査線上にこの走査線を横切る直線の存在
を認識する閉曲線抽出手段で、この横断線を閉曲線とみ
なしている。２２は閉曲線の内部を塗潰す塗潰し手段で
、閉曲線抽出手段２１が横断線を認識した場合に該走査
線上で奇数番目であれば、閉曲線の内部に入ったとみな
してこの横断線に続く画素を塗潰し、該走査線上で偶数
番目であれば閉曲線の外部に出たとみなしてこの横断線
に続く画素の塗潰しを行わない。２３は塗潰し手段２２
に走査線の走査開始を知らせるリセット手段で、横断線
が該当する走査線上で奇数番目か偶数番目かを判断する
のに役立つ。２４はＣＲＴ　１４に画素信号を出力する
論理出力手段で、グラフィックメモリ１２の画素情報と
塗潰し手段２２の出力信号の少なくとも一方が塗潰しを
指令している場合に該当する画素をセットする旨の信号
を出力する。

このように構成された装置においては、２値化画像出力
回路１３より出力された画像中の閉曲線の内部は次の如
＜塗潰される。まず走査線の走査開始がリセット手段２
３より塗潰し手段２２に知らされる。塗潰し手段２２は
閉曲線抽出手段２１より閉曲線の存在を知らされた後に
走査線上の画素を酋潰し、後に閉曲線抽出手段２１が閉
曲線の存在を知らせると閉曲線内部の塗潰しを終える。

尚、すでにグラフィックメモリ１２内で塗潰されている
画素については、論理出力手段２４によってそのままＣ
ＲＴ　＋４に出力される。

なお、第１図において論理出力手段２４の出力がＣＲＴ
　＋４に接続されているが、本塗潰し回路の出力画像を
表示するためこのような構成にしたもので、本発明はこ
れに限定されることなく、ウィンド発生以外の一般的な
グラフィックスに＋Ｊ応用可能である。

第２図は本発明の第１の実施例を示す、塗潰し回路２０
の詳細な構成ブロック図である。図において、１゜、　
ｌ、、　Ｉ□はそれぞれ同一走査線上のａ’ｔｃする画
素情報で、画素１．を塗潰すか判断するための１ｘ３の
情報になっている。ＧＫは１画素を認識する画像クロッ
クである。

Ｆｌは画素１１を出力するＤ形フリップフロップ、Ｆ２
は画素Ｉ２を出力するＤ形フリップフロップで、画像ク
ロックＧＫによって画素情報が順次り形フリップフロッ
プＦｌ、Ｆ２を通過する。Ｇ１は画素Ｉｎ、　１１．　
ｌｘについて論理積をとるゲートで、（１）式の条件を
満足する場合に出力信号が１になる。

１゜・１．・１．＝１　　　　　　　　　　　　　（＋
）Ｇ２はＡＮＤゲートＧ２＋、Ｇ２２とＯＲゲートＧ２
３よりなる論理演算回路で、ＡＮＤゲートＧ２１はゲー
トＧ１の出力が０のとき開き、ＡＮＤゲートＧ２２はゲ
ートＧ１の出力が１のとき開き、ＯＲゲー）　Ｇ２３は
おいていないゲートＧｅｌ、Ｇ２２を無視しておいてい
る側のゲートＧ２１．　Ｇ２２の信号を選択する。

Ｆ３はゲートＧ２３の信号をデータ入力とし、ゲートＧ
２！にＱ、ゲートＧ２２にＱを出力するＤ形フリップフ
ロップである。Ｇ３はフリップフロップＦ３゜Ｆ２のＱ
出力の論理和をとるゲートで、この出力が出力画像信号
になっている。尚フリップフロップＦ３は、水平同期信
号によって走査線ごとにクリアされているが、表示のブ
ランキング信号や垂直同期信号を用いて走査線を検出し
てもよい。

二のように構成された装置の動作を次に説明する。第３
図は画像の具体例で、（＾）は塗潰し回路２０への入力
画像、（Ｂ）は出力画像である。第４図は第２図の装置
のタイムチャートで、（Ａ）は第３図の走査線Ａに対応
する波形図、（Ｂ）は走査線Ｂに対応する波形図、図中
■は画像クロックＧＫ、■〜■は画素信号１．〜１７、
■、■はゲートＧｌ。

Ｇ２の出力信号、■はＦ３の出力信号、■は出力画像信
号である。

走査線Ａは閉曲線の連続する境界線上を移動する。そこ
で、閉曲線抽出手段２１（ゲートＧ１）は走査線を横切
る横断線を検出せず塗潰し手段２２（Ｇ２及びＦ３）は
４　ｆｆＪしをしない。グラフィックメモリ１２の内容
がそのまま論理出力手段２４（ゲートＧ３）を介して出
力される。

走査線Ｂは閉曲線の内部を含んでいる。そこでゲートＧ
１は走査線を最初に横切る横断線＠を検出し、この横断
線に続く画素をゲートＧ２２の作用で塗潰し手段２２が
塗潰す。次にゲートＧ１は走査線を２番目に横切る横断
線０を検出し、この横断線に続く画素はゲートＧ２１の
作用で塗潰さない。

第５図はゲートＧ１の動作説明図で、画素］。〜１、が
セットかクリアかによって８通りの入力状態を示してい
る。図中■のみが閉曲線の境界と判断され、Ｆ３の出力
が反転するが、他の７通りは閉曲線の境界とは判断しな
い。

この結果、閉曲線が第５図■に相当する突点を備えてい
る場合には正しい塗潰しが行なえない。

第６図は閉曲線が三角形の場合の説明図で、（Ａ）はグ
ラフィックメモリ１２の内容、（１１）はゲートＧ３の
出力画像である。突点ては横断線と判断する奇数、偶数
のペアが縮退しているので、線が流れたような画像が得
られる。このため、閉曲線の形状が突点を持たない例え
ば矩形である用途については充分な壊能をもち、しかも
藺単な構成で塗潰し回路２０が得られる。

第７図は本発明の第２の実施例を示す塗潰し回路２０の
構成ブロック図である。この実施例では、第１の実施例
で突点の判断を行わなかった点を改良したものである。

尚第７図において前記第２図と同一作用を行なうものに
は同一符号を付し説明を省略する。図において、１．、
１．、１．は中央走査線上の連続する画素情報、１１゜
＋　’Ｉ＋＋　１１２は中央走査線の上側に隣接する画
素＋９報＋　’！８１２１１３２は中央走査線の下側に
ｖＡ接する画素情報で、画素］、を塗潰すか判断するた
めの３Ｘ３の情報になっている。尚、この９個の画素は
、表示画面上では第９図の如く配置されている。

Ｆ３３は３ｘ３の画素を抽出する９画素抽出レジスタ、
Ｇｌ＋は中央走査線の上側に隣接する走査線の３画ｉｔ
、、、　１．、、　Ｉ。の論理和をとり、セットされて
いる画素が存在するか判断するゲート、ＧＩ２は中央走
査線の下側に隣接する走査線の３画素１　ｘｓｐ１２１
，１１１の論理和をとり、セットされている画素が存在
するか判断するゲート、Ｇ１３は画素１□を塗潰すため
の論理演算を行うゲートで、ゲートＧｌｌ、　Ｇ１２及
び画素１．、　Ｉ、、　＋２を入力して（２）式の論理
積をとる。

！、・ＩＩ・１．・（１＋ａ＋　　Ｉ＋＋キ　１゜）・
（＋、。＋１２．＋　Ｉ。）＝　１　　　　　（２）こ
こで＋は論理和をあられす。

第８図は９画素抽出レジスタＦ３３の具体例を示す構成
ブロック図である。図において、ＳＲＩは１走査線を構
成する画素の内容を記憶するシフトレジスタ、ＳＲ２は
ＳＲＩに直列に接続されるシフトレジスタで、ｌ走査線
を構成する画素の内容を記憶する。ｆｉｎは入力画素信
号、１．。は最新に入力された画素信号、Ｆ２１は画素
１゜の直前に入力された画素１□の内容を記憶するＤ形
フリップフロップ、Ｆ２２は画素１，１の前に入力され
た画素１゜の内容を記憶するＤ形フリップフロップで、
Ｆ２＋の出力信号をを入力信号としている。１ａは最新
画素入力！、。から−巧遅れた画素で、ＳＲＩの出力に
なっている。

Ｆｌは５２１に直列に接続されたＤ形フリップフロップ
で、画素１゜の直前の画素１１を記憶する。Ｆ２はＦｌ
に直列に接続されたＤ形フリップフロップで、画素１１
の曲に入力された画素Ｉ、を記憶する。

１、。は最新画素人力Ｉ２゜かう２行違れた画素で、Ｓ
Ｒ２の出力になっている。ＦｌｌはＳｉＩ２に直列に接
続されたＤ形フリップフロップで、画素Ｉ、。の直１ｍ
の画素ＩＩ＋を記憶する。Ｆｌ２はＦｌｌに直列に接続
されたＤ形フリップフロップで、画素１１゜の直前の画
素１．、の前に入力された画素＋１２を記憶する。

第８図の装置は画像クロックＧＫによって、１画素ごと
に記憶内容をシフトする。

このように構成された第７図の装置の動作を次に説明す
る。第１０図は３Ｘ３の近傍の情報から画素１．を塗潰
すと判断する場合を例示する説明図である。中央走査線
において、（１）式を満足する場合で隣接走査線の画素
の組合せは２”＝　６４通りある。このうち、画素Ｉ、
が縦の境界線となるのは、次の（３）　、　（４）式を
満足する場合である。

Ｌｏ　＋　　ｌ＋＋　＋　　ＩＩｉ　　＝　Ｉ　　　　
　　　　　　　　　Ｇ３）Ｉ、。＋　１２１＋　　Ｌｘ
　　＝　１　　　　　　　　　　　　（４）第１１図は
突点と判断し募ｖの境界線ではないとみなす場合を例示
する説明図である。突点と判断するのは（５）式を満足
する場合である。

（ｌｌｏ　＋　Ｉ＋＋　＋　ＩＩｔ）　・（１，。＋１
２＋＋　Ｌｘ）　＝　Ｏ（５）この場合は閉曲線の内部
に入ったと判断せず、ゲートＧ１３の出力信号は０なの
で　Ｒ３は１にならずＯのままで塗潰しをしない。

第１２図は画像処理の具体例を示す説明図で、（Ａ）は
入力画像ｆｉｎで略ハート形になっている。

（Ｂ）は９画素抽出レジスタＦＬ３の画素Ｉ、の画像で
、最新画素人力１２゜に対して、ＳＲＩの作用で１行分
遅れていると共にＤ形フリップフロップＦｌ、Ｆ２の作
用で２画素分シフトしている。（Ｃ）はゲートＧＩ３で
境界線と判断する画素を示したもので、図中Ｎは第２図
において６１が誤まって境界線と判断する画素を参考の
ために示している。（Ｄ）はフリップフロップＦ３によ
り塗潰される領域を示している。（Ｉりは（Ａ）に示し
た入力画像ｔｉｎの内部を塗潰した画像で、本来得よう
とする画像である。

（Ｆ）はゲートＧ３の出力画像である。（ｌりに比較し
て、上側に一走査線分空白の画像が付加され、各走査線
の左側に２画素分空白の画像が付加されると共に、下側
の一走査線分の画像及び各走査線の右側２画素分の画像
が削除されている。しかし、（Ｆ）の画像を描く時にこ
のことを考慮して補正を行えば（Ｈに準じる画像が得ら
れる。

第１３図は本発明の第３の実施例を示した構成ブロック
図である。尚第１３図において前記第７図と同一作用を
するもには同一符号をつけ説明を省略する。図において
、Ｇ１４は画素１□を塗潰すための論理演算を行うゲー
トで、ゲー）Ｇｌｌ、　ＧＩ２及び画素１．を入力して
（６）式の論理積をとる。

ＩＩ・（１゜＋ＩＩＩ＋　ｌ。）・（Ｉｚａ　＋　Ｌ＋
　＋　ＩＩ２）＝　１　　　　　　　　　　　　　　　
　　　　　（６）入力画像が閉曲線のみでかつ分岐がな
いという条件が常に満足されていれば、画素１゜ｒ　Ｉ
ｔの情報をゲートＧ１４に加えなくてすみ、構成が簡単
になる。

（発明の効果）以上説明したように本発明によれば、２値化画像出力回
路１３に塗潰し回路２０を接続しているので、次の効果
がある。

■　塗潰しは一走査周期で終了するので、高速処理が行
えると共に塗潰した画像信号をそのまま処理に使用する
と塗潰し時間は実質的に零になる。

■　境界線描画はＣＲＴコントローラ１１が行い、塗潰
しは塗潰し回路が行うので、ＣＰＵ　１０は指令を出す
だけで良（ＣＩ’υ１０の処理効率が向上する。

■　塗潰し時間が一定になると共に、同時に複数の閉曲
線内を塗潰せる。

第１の実施例では、塗潰しを行う閉曲線の形状が突点を
持たない図形に限定されるものの、回路構成が簡単にな
る効果がある。

第２の実施例では、回路の構成が複雑になるが、塗潰し
を行う図形の稲類が多く、イメージセンサを処理ウィン
ドとして充分使用できる。

【図面の簡単な説明】

第１図は本発明の使用状態を示す構成ブロック図、第２
図は第１の実施例の構成ブロック図、第３図は入出力画
像の説明図、第４図は第２図の装置のタイムチャート、
第５図はゲートＧｌの動作説明図、第６図は第２図の装
置で三角形を処理する場合の説明図である。第７図は第２の実施例の構成ブロック図、第８図は第７
図の装置の要部説明図、第９図は３Ｘ３の画素配置図、
第１０図は塗潰しを行う場合の説明図、第１１図は塗潰
さない場合の説明図、第１２図は画像処理の具体例を示
す説明図、第１３図は第３の実施例の構成ブロック図で
ある。第１４図は画像処理装置の構成ブロック図、第１５図は
画像処理装置の構成図、第１６図は塗潰しを行うアルゴ
リズムの説明図である。２０・・・塗潰し回路、２１・・・閉曲線抽出手段、２
２・・・塗潰し手段、２３・・・リセット手段、２４・
・・論理出力手段。篤５図 ■　口重１　　　　　　境界上の点、　　　　　　Ｏｎ
−＋■　　［Ｉ三［１境界化こえｔこ　　　　　　　　
ろπＴ■　［］でと？　　　　　境界上　　　　　　　
　　Ｏｎ−＋■　　Ｍ　　　　：　　　　Ｉｏ　：Ｉ　
１　　　　　　　　　　　　Ｑｒ喝−１■　裟［１因　
　　　境界上　　　　　　　　Ｏｎ−＋■　［］、　　
　横長の境界のｂ・ゎり　　Ｑｎ−＋■　ａ　　　：　
　　’ｔＪ’Ｆ上　　　　　　　　Ｑｎ−＋駕６図（Ａ）　　　　　　　　　（Ｂ）第９図第１０図第１１図 ■　　　■　　　■ ボ１２図

Claims

【特許請求の範囲】

（１）画像の内部に存在する閉曲線を塗潰して表示装置
に送る塗潰し装置において、前記画像の走査線上にこの走査線を横切る直線の存在を
認識する閉曲線抽出手段と、この閉曲線抽出手段が横断線を認識した場合に、該走査
線上で奇数番目であればこの横断線に続く画素を塗潰し
、該走査線上で偶数番目であればこの横断線に続く画素
を塗潰さない塗潰し手段と、この塗潰し手段に走査線の
走査開始を知らせるリセット手段と、前記画像の画素情報と前記塗潰し手段の出力信号の少な
くとも一方が塗潰しを指令している場合は、前記表示装
置に塗潰した信号を出力する論理出力手段とよりなることを特徴とする図形の塗潰し装置。
（２）前記閉曲線抽出手段は、同一走査線上の連続する
３画素の情報を抽出し、この中央の画素がセットされ両
側の画素がクリアされている場合に横断線と認識する特
許請求の範囲第１項記載の図形の塗潰し装置。
（３）前記閉曲線抽出手段は、同一走査線上の連続する
３画素の情報とこの中央走査線に隣接する走査線上の前
記３画素に隣接する６画素の情報とを抽出し、この中央
走査線上の中央の画素がセットされ両側の画素がクリア
されていると共に隣接する走査線上のそれぞれの３画素
の少なくとも一画素がセットされている場合に横断線と
認識する特許請求の範囲第１項記載の図形の塗潰し装置
。