JP2520744B2 - 文字認識装置におけるランレングス入力装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ランレングス入力装置、特に文字認識装置
において、ピクセルメモリに格納されている白黒２値の
データのうち、黒点が連続する場合（黒点が１個の場合
も含む）、その連続する黒点の長さの数をピクセルメモ
リに対応して設けられているランレングスメモリのそれ
ぞれの黒点対応アドレスに書込むようにした文字認識装
置におけるランレングス入力装置に関するものである。

〔従来の技術〕

文字認識を行うに当って、白黒２値で表わされる文字
パターンがいずれの文字に該当するかを判定するため
に、文字部分を構成するメモリ上の黒点のすべての画素
について、その画素が縦、横、斜めの各方向にどれだけ
連続した長さ、すなわちランレングスを持っているかと
いう情報を得て、文字パターンの文字を決める方式のも
のがある。

白黒２値のデータが格納されたピクセルメモリから所
定の順にデータを読出して、黒点が連続している間黒点
の長さをカウントし、その連続する黒点の長さの数を別
に用意されたランレングスメモリの対応黒点アドレスに
それぞれ入力する従来のランレングス入力装置は、次の
様な方式であった。すなわち、 例えば、文字パターンの２値化されたデータが、第４
図図示の如くピクセルメモリの各アドレスに格納されて
いる場合、ピクセルメモリからアドレス順に読出される
データを基にランレングスカウンタはアドレス3,4,5に
格納されている連続した黒点の数を数え、アドレス６に
格納されている白点のデータが読出されたとき連続した
黒点の数３を確定していた。そして黒点が連続する最初
のアドレス３まで戻し、ピクセルメモリに対応して設け
られているランレングスメモリのアドレス３に上記連続
した黒点の数３を書込み、次にアドレス4,5と進め、ラ
ンレングスメモリのアドレス4,5にそれぞれ上記連続し
た黒点の数３をそれぞれ書込みを行った後アドレスを進
め、ピクセルメモリから引き続いてデータを読出し同様
の動作を行うようにしていた。

〔発明が解決しようとする課題〕

ピクセルメモリから順番に読出されるデータについ
て、黒点から白点へ変化するたびに連続する黒点の長さ
の数を確定し、この連続する黒点の最初のアドレスまで
戻して確定された黒点の数をランレングスメモリに順次
書込む従来方式のランレングス入力装置では、連続する
黒点の最初のアドレスまで戻した上で順次その確定され
た黒点の数をランレングスメモリに書込むため時間を要
し、また連続する黒点の最初のアドレスを覚えておく回
路等を必要とする他、その制御が複雑となっていた欠点
があった。特に斜め方向にアドレスを走査する場合はこ
の欠点が顕著であった。

文字認識装置の場合は認識速度を速くするためハード
ウェアで構成されることが多く、上記の欠点が顕著とな
っていた。

本発明は、上記の欠点を解決することを目的としてお
り、回路構成が簡単で処理時間も短くなり、かつ斜め方
向の走査においても同様の効果が得られる文字認識装置
におけるランレングス入力装置を提供することを目的と
している。

〔課題を解決するための手段〕

上記の目的を達成するために、本発明の文字認識装置
におけるランレングス入力装置は、第１図の基本構成図
に示されている様に、ピクセルメモリ１に格納されてい
る白黒２値の文字パターンのデータを読出し、連続した
黒白の長さの数を対応して設けられているランレングス
メモリ２の対応黒点位置にそれぞれ書込むようにした文
字認識装置におけるランレングス入力装置において、ピ
クセルメモリ１及びランレングスメモリ２の同じ順路で
往復するアドレス発生させるアドレス発生部３と、ピク
セルメモリ１から読出されたデータの白点から黒点及び
黒点から白点への変化点を検出する変化点検出回路４
と、ピクセルメモリ１から読出されたデータの黒点が連
続している間その黒点数をカウントするランレングスカ
ウンタ５と、ピクセルメモリ１の復路の読出しの際変化
点検出回路４が白点から黒点への変化点を検出したと
き、その時のランレングスメモリ２に格納されているデ
ータを記憶するレジスタ６と、ピクセルメモリ１の往路
の読出しのときランレングスカウンタ５側へ切換え、ピ
クセルメモリ１の復路の読出しのときレジスタ６側へ切
換えるセレクタ７とを備えている。

さらに、アドレス発生部３の１往復アドレス発生を制
御すると共に、セレクタ７の切換えを制御する制御部８
を備え、ピクセルメモリ１の往路の読出しのときランレ
ングスカウンタ５のカウント値をランレングスメモリ２
に順に書込んでおき、ピクセルメモリ１の復路の読出し
の際変化点検出回路４が白点から黒点への変化点を検出
したとき、その黒点が続く間レジスタ６に記憶されてい
るデータの数でランレングスメモリ２のデータを更新す
るように構成している。

〔作用〕

第２図の横方向の走査について説明すると、アドレ
ス発生部３から横方向の矢印で示される往路のアドレ
スが順次発生し、ピクセルメモリ１から格納データが順
に読出される。ランレングスカウンタ５は、ピクセルメ
モリ１から読出されるデータが白点の「０」から黒点の
「１」へ変化するときカウントを開始し、黒点の「１」
から白点の「０」へ変化するときカウント値を０にクリ
アする。

一方、ランレングスメモリ２はアドレス発生部３から
発生する横方向の矢印で示される往路のアドレスごと
にその時のランレングスカウンタ５のカウント値をセレ
クタ７を介して書込んでゆく。ピクセルメモリ１の各ア
ドレスに、例えば１文字分の１ラインについての白点、
黒点のデータが第４図図示の如く格納されていると、ラ
ンレングスメモリ２の始点アドレス０から終点アドレス
10までの各アドレスには、ランレングスカウンタ５のカ
ウント値に対応した数が第４図の様に格納される。

アドレス発生部３は往路の各アドレスを発生し終る
と、同一順路、すなわち往路と同一のラインについての
終点アドレス10から始点アドレス０へ向けての復路のア
ドレスを順に発生させるので、ピクセルメモリ１からそ
のアドレスに格納されているデータが往路と逆の順に読
出される。

レジスタ６は、復路のピクセルメモリ１から読出され
る白点から黒点へ変化するその時のランレングスメモリ
２のアドレスに格納されている数を記憶し、ピクセルメ
モリ１から読出されるデータが黒点から白点に変化する
まで少くともその数が保持される。ピクセルメモリ１か
ら読出されるデータが黒点であるとき、レジスタ６に記
憶されている上記の数が、セレクタ７を介してランレン
グスメモリ２の対応アドレスに書込まれる。つまりラン
レングスメモリ２のデータがレジスタ６に記憶されてい
る数で更新される。この様に復路ではピクセルメモリ１
から読出されるデータが黒点の間レジスタ６に記憶され
ている数でランレングスメモリ２に格納されているデー
タの数が更新されるので、アドレス発生部３が終点アド
レス10から始点アドレス０への復往アドレスを発生する
と、ランレングスメモリ２には第４図の復路に示された
様に黒点の連続する数が、ピクセルメモリ１に黒点が格
納されている対応アドレスに書込まれる。

このときアドレス発生部３の走査位置は最初の位置、
すなわちアドレス０に戻ってくるので、次の行の走査を
行いやすく、特に最初の位置を記憶しておく回路も不用
であり、かつ次の行への走査の制御も簡単となる。これ
は第２図に示された斜め方向，の走査のとき特に有
効となる。

〔実施例〕

第３図は本発明の一実施例構成、第４図はランレング
スメモリへの連続黒点数書込み説明図、第５図，第６図
は走査順説明図を示している。

第３図において、1,2,4ないし７は第１図のものに対
応し、9,10はアップダウンカウンタ、11はテコーダ、12
は制御回路である。

アップダウンカウンタ9,10はピクセルメモリ１及びラ
ンレングスメモリ２のＸアドレス,Yアドレスをそれぞれ
発生させるアドレスカウンタであり、制御回路12から任
意の数をセットできるようになっている。

デコーダ11は走査方向の終点アドレス、すなわち折返
し位置及び始点を検出する回路であり、アップダウンカ
ウンタ9,10が当該終点及び始点アドレスに到達したと
き、その旨を制御回路12へ伝えるようになっている。

制御回路12はアップダウンカウンタ9,10から所定走査
方向に１往復のアドレスを順に発生させると共に、ピク
セルメモリ１に対してはリード信号、ランレングスメモ
リ２に対してはリード、ライトの制御信号、またレジス
タ６に対してセット信号をそれぞれ所定のタイミング時
に発生させ、往路アドレス発生時にはセレクタ７をラン
レングスカウンタ５側に選択させ、復路アドレス発生時
にはセレクタ７をレジスタ６側へ選択させる制御等を行
っている。

第３図の動作を第４図及び第５図を用いて説明する。

今、第５図図示の如く横方向に走査されるものとする
と、始点Ａのアドレス（0,0）を発生させるために、制
御回路12はアップダウンカウンタ9,10に初期データ０を
ロードし、アップダウンカウンタ９にさらにイネーブル
信号とアップ信号とを送出する。これによりアップダウ
ンカウンタ９はクロックをカウントし、始点Ａのアドレ
ス（0,0）から終端Ｂのアドレス（10,0）までのＸアド
レスを順に発生させる。ピクセルメモリ１の第０行目に
は第４図に示されているデータが格納されているものと
したとき、この順のデータがピクセルメモリ１から読出
され変化点検出回路４へ入力される。変化点検出回路４
は、白点の０から黒点の１へ変化するときイネーブル信
号を出力し、黒点の１から白点の０へ変化するときクリ
ア信号を出力するようになっているので、ランレングス
カウンタ５はアドレスが３のときクロックをカウントし
て１を示し、アドレスが4,5となったとき2,3をカウント
する。そしてアドレス６のときランレングスカウンタ５
はクリアされ０となる。アドレス7,8が発生するとラン
レングスカウンタ５は1,2をカウントし、アドレスが９
になったときクリアされて０となる。アドレス10のとき
０が保持される。

一方、往路のＸアドレスが発生しているとき、セレク
タ７はランレングスカウンタ５側を選択するように制御
されているので、ランレングスメモリ２はランレングス
カウンタ５のカウント値をアドレスの歩進ごとに書込ん
でいる。従ってランレングスメモリ２の第０行目Ｘアド
レスの3,4,5には1,2,3がそれぞれ格納され、Ｘアドレス
の7,8には1,2がそれぞれ格納され、その他のＸアドレス
には０が格納される。

アップダウンカウンタ９からＸアドレス10が出された
とき、終点Ｂのアドレス（0,10）を検出しているデコー
ダ11から終点Ｂに到達した旨の信号が制御回路12へ送ら
れる。制御回路12は同一順路で折返すアドレス、すなわ
ち第０行目の終点Ｂのアドレス（10,0）から始点Ａのア
ドレス（0,0）へ向うアドレスを順に発生させるべく、
アップダウンカウンタ９へ送られていたイネーブル信号
をディセーブル信号に替え、終点Ｂのアドレス（10,0）
すなわちＸアドレスの10を発生させ、その後アップダウ
ンカウンタ９へダウン信号とイネーブル信号とを送出す
る。これにより第４図図示の復路のＸアドレスがアップ
ダウンカウンタ９から順に発生する。

この復路のＸアドレスが発生しているとき、セレクタ
７はレジスタ６側を選択するように制御回路12から制御
され、レジスタ６は変化点検出回路４が出力するイネー
ブル信号、すなわちピクセルメモリ１から読出されるデ
ータが白点から黒点へ変化するとき、ランレングスメモ
リ２から読出されるデータを記憶する。そしてランレン
グスメモリ２は通常制御回路12から読出しのリード信号
が出されているが、変化点検出回路４から上記のイネー
ブル信号を制御回路12が受け次のクロック時に当該変化
点検出回路４からクリア信号、すなわちピクセルメモリ
１から読出されるデータが黒点から白点へ変化するとき
出される信号を制御回路12が受けないとき、制御回路12
からランレングスメモリ３へライト信号が送出される。
従って第４図の復路のＸアドレス７のとき制御回路12か
らランレングスメモリ２へライト信号が送出され、レジ
スタ６に記憶されているデータの数２（当該データの数
２は復路のＸアドレス８のときレジスタ６に記憶されて
いる）がランレングスメモリ２のアドレス（7,0）に書
込まれる。同様にして復路のＸアドレス4,3のとき、復
路のＸアドレス５のときレジスタ６に記憶されているラ
ンレングスメモリ２から読出されたデータの数３が当該
ランレングスメモリ２のアドレス（4,0）と（3,0）とに
書込まれる。

この様にしてアップダウンカウンタ9,10から出される
第５図図示の始点Ａから終点Ｂまでの１往復のアドレス
の走査が終了したとき、ランレングスメモリ２の第０行
目にはピクセルメモリ１に格納されている黒点と同一ア
ドレスに連続する黒点の数が格納されている。

デコーダ11が第５図図示の始点Ａのアドレス（0,0）
を検出したとき、その旨の信号を制御回路12へ送出す
る。これにより制御回路12はアップダウンカウンタ10に
１をセットさせ、第５図図示の始点Ｃのアドレス（0,
1）に移させる。以下同様にして制御回路12がアップダ
ウンカウンタ9,10から出される始点Ｃから終点Ｄまでの
１往復の各アドレスを順に発生させると、ランレングス
メモリ２にはピクセルメモリ１に格納されている黒点と
同一アドレスに連続する黒点の数が格納される。

第２図に示された縦方向の場合も上記説明の横方向
の場合と全く同様の動作が行われる。斜め方向の場合
は第６図図示の始点Ａになるようにアップダウンカウン
タ9,10をそれぞれセットした後、終点Ｂに向けて順にア
ドレスを発生させる。終点Ｂに到達したときデコーダ11
からその旨の信号が制御回路12へ送出されるので、終点
Ｂから始点Ａへ向けて同一順路の折返しアドレスが順に
発生される。始点Ａに到達したときデコーダ11からその
旨の信号が制御回路12へ送出され、次段の始点Ｃへ移し
た後、当該始点Ｃからその終点Ｄへの１往復の各アドレ
スを順に発生させる。従ってランレングスメモリ２には
ピクセルメモリ１に格納されている黒点と同一アドレス
にその斜め方向に連続する黒点の数が格納される。

第２図に示された斜め方向の場合についても上記の
斜め方向の場合と全く同様の動作が行われる。

ピクセルメモリ１のアドレスを走査する場合、必ず始
点の位置に戻ってくるので、次の行へ移すとき他の回路
を付加することなく移動させることが容易に行える。

なお、第３図の場合、ランレングスカウンタ５はクロ
ックをカウントする構成になっているが、ピクセルメモ
リ１から読出される黒点の１をカウントするようにして
もよく、また復路アドレス発生時のランレングスメモリ
２の読出しは、変化点検出回路４が白点から黒点への変
化を検出するイネーブル信号発生時だけ行い、その読出
されたデータの数をレジスタ６に記憶させる構成にして
もよい。

〔発明の効果〕

以上説明した如く、本発明によれば、同一の順路を始
点から終点まで１往復させ、元の始点に戻ってくるよう
にしているので、始点を記憶しておく付加回路がいら
ず、かつその制御が簡単となる。そしてアドレスの走査
途中で停止させる必要がないので、高速処理が可能とな
り、高速化が要求される文字認識装置のランレングス入
力処理が高速化する。

【図面の簡単な説明】

第１図は本発明の基本構成図、第２図はランレングス入
力処理の走査方向説明図、第３図は本発明の一実施例構
成、第４図はランレングスメモリへの連続黒点数書込み
説明図、第５図，第６図は走査順説明図である。 図中、１はピクセルメモリ、２はランレングスメモリ、
３はアドレス発生部、４は変化点検出回路、５はランレ
ングスカウンタ、６はレジスタ、７はセレクタ、８は制
御部、9,10はアップダウンカウンタ、11はデコーダ、12
は制御回路である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】白黒２値の文字パターンのデータが格納さ
   れているピクセルメモリ（１）を基に、連続した黒点の
   長さの数（１個の場合も含む）を対応して設けられてい
   るランレングスメモリ（２）の対応黒点位置にそれぞれ
   書込むようにした文字認識装置におけるランレングス入
   力装置において、 ピクセルメモリ（１）及びランレングスメモリ（２）の
   同じ順路で１往復するアドレスを発生させるアドレス発
   生部（３）と、 ピクセルメモリ（１）から読出されたデータの白点から
   黒点及び黒点から白点への変化点を検出する変化点検出
   回路（４）と、 ピクセルメモリ（１）から読出されたデータの黒点が連
   続している間その黒点数をカウントするランレングスカ
   ウンタ（５）と、 ピクセルメモリ（１）の復路の読出しの際変化点検出回
   路（４）が白点から黒点への変化点を検出したとき、そ
   の時のランレングスメモリ（２）に格納されているデー
   タを記憶するレジスタ（６）と、 ピクセルメモリ（１）の往路の読出しのときランレング
   スカウンタ（５）側へ切換え、ピクセルメモリ（１）の
   復路の読出しのときレジスタ（６）側へ切換えるセレク
   タ（７）と、 アドレス発生部（３）の１往復アドレス発生を制御する
   と共に、セレクタ（７）の切換えを制御する制御部
   （８） とを備え、ピクセルメモリ（１）の往路の読出しのとき
   ランレングスカウンタ（５）のカウント値をランレング
   スメモリ（２）に順に書込んでおき、ピクセルメモリ
   （１）の復路の読出しの際変化点検出回路（４）が白点
   から黒点への変化点を検出したとき、その黒点が続く間
   レジスタ（６）に記憶されているデータの数でランレン
   グスメモリ（２）のデータを更新するようにしたことを
   特徴とする文字認識装置におけるランレングス入力装
   置。